JPS5947768A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5947768A JPS5947768A JP15746282A JP15746282A JPS5947768A JP S5947768 A JPS5947768 A JP S5947768A JP 15746282 A JP15746282 A JP 15746282A JP 15746282 A JP15746282 A JP 15746282A JP S5947768 A JPS5947768 A JP S5947768A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- nitride film
- polycrystalline
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 230000003647 oxidation Effects 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000397 acetylating effect Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置及びその製造方法にかかり、特に絶
縁ゲート型電界効果トランジスタを有する半導体装置に
お（・て、配線の段切れを不陶し、かつ小型化に好適ｊ
ｔ仝１″導体装置及びその製造方法に関する。
縁ゲート型電界効果トランジスタを有する半導体装置に
お（・て、配線の段切れを不陶し、かつ小型化に好適ｊ
ｔ仝１″導体装置及びその製造方法に関する。
第１図は従来の絶縁ゲート型電界効果トランジスタの断
面図である。図にお（・て１は一導電型のシリコン半導
体基板、２は側熱酸化性マスクを使った選択酸化により
形成した厚（・フィールド酸化膜、３はゲート酸化膜、
４は多結晶シリコンケート電極、５は多結晶シリコンゲ
ートヒに形成した酸化膜、６及び７は逆導電型不純物の
拡ハシ領域でソースおよびドレインｆ白域となる。８，
８′はゲート電極部並びに拡散領域形成後表面に形成し
た絶縁イ呆謹膜であり、この膜としてはＰ８０Ｊｌ休が
一般に使用される。
面図である。図にお（・て１は一導電型のシリコン半導
体基板、２は側熱酸化性マスクを使った選択酸化により
形成した厚（・フィールド酸化膜、３はゲート酸化膜、
４は多結晶シリコンケート電極、５は多結晶シリコンゲ
ートヒに形成した酸化膜、６及び７は逆導電型不純物の
拡ハシ領域でソースおよびドレインｆ白域となる。８，
８′はゲート電極部並びに拡散領域形成後表面に形成し
た絶縁イ呆謹膜であり、この膜としてはＰ８０Ｊｌ休が
一般に使用される。
この絶縁膜は、１．０〜１．５μｍ程度付１１される。
しかる後コンタクト部に開孔し、アルミニウム電極等が
付着される。このとき絶縁膜が厚いので開孔部の壁は急
峻となり、アルミニウムηｔ、ｊ４＋配線は段差部で不
均一となり配線の段切れ問題が発生する。従来のコンタ
クトでは絶縁膜の段差をやわらげるため、ウェットエツ
チングを施して開孔の上部を除去し広げる方法が行なわ
れて（・る。し２がるときはエツチングによりゲートの
多結晶シリコンがｉｌｔ出しアルミニウム電極とショー
トす／・心配が生じてし・プこ。
付着される。このとき絶縁膜が厚いので開孔部の壁は急
峻となり、アルミニウムηｔ、ｊ４＋配線は段差部で不
均一となり配線の段切れ問題が発生する。従来のコンタ
クトでは絶縁膜の段差をやわらげるため、ウェットエツ
チングを施して開孔の上部を除去し広げる方法が行なわ
れて（・る。し２がるときはエツチングによりゲートの
多結晶シリコンがｉｌｔ出しアルミニウム電極とショー
トす／・心配が生じてし・プこ。
またコンタクトの外抜きに対し−（、コンタクト開孔後
、リン等の不純物拡散を行っ゛（おり工程を複届、にし
て（・た。
、リン等の不純物拡散を行っ゛（おり工程を複届、にし
て（・た。
本発明は以上の問題点に対処してなさねたもので、配線
の段切牙１を少くし、仏勿１イ１．ｉの佼・れた、しか
も小型化に適した半導体装置及びその製糸方法を提供づ
るにある。
の段切牙１を少くし、仏勿１イ１．ｉの佼・れた、しか
も小型化に適した半導体装置及びその製糸方法を提供づ
るにある。
すなわち木筆１の発明の要旨は、ゲート電極及び拡散領
域並びにフィールド酸化膜等が形成された半導体基板と
、前記拡散釦域、筈のコンタクト形成用の開孔部を除く
酸化読上に形成された仝化膜と、前記開孔部に接し形成
された高不純物濃度を有する多結晶シリコン領域と、前
記窒化膜−１−に形成され前記多結晶シリコン領域に接
し該領域５を区画する酸化膜と、前ｎｔ：多結多結晶シ
リコ面表面し２て形成された金属軍１極とを含むことを
特徴とする半導体装置にある。
域並びにフィールド酸化膜等が形成された半導体基板と
、前記拡散釦域、筈のコンタクト形成用の開孔部を除く
酸化読上に形成された仝化膜と、前記開孔部に接し形成
された高不純物濃度を有する多結晶シリコン領域と、前
記窒化膜−１−に形成され前記多結晶シリコン領域に接
し該領域５を区画する酸化膜と、前ｎｔ：多結多結晶シ
リコ面表面し２て形成された金属軍１極とを含むことを
特徴とする半導体装置にある。
また、木筆２の発明の要旨は、絶縁ゲート型電界効果ｌ
・ランジスクを有する半導体：ｌＪ、：置の（ｊ（ＩＪ
造力方法お（・て、−導電型の半導体基板に選択的に逆
導電型の不純物拡散層オ・５よびグーＶｒ（ｊ４ｉ卜部
を形成した彼、該半導体基板の上に第１の窒化１１なを
成長する工程と、前記逆導電型の不純物拡１４（７Ｍ−
１，に選択的に開孔を゛形成する工程ど、前記開孔及び
Ｎｉ１ｌ ｉｉｉ；第１の屋化ル、（」二に逆導電１型
の不純物な添加し５た多結晶シリコンＩＩＭを成長する
二ロ程と、前記多結晶シリコン股上に選択的に第２の窒
化＋Ｉ！ｙを形成する工程と、前記第２の窒化膜をマス
クとしてｒｌｊ］ ｉ′ｉＬ、ｉ多結晶シリコン＋ｐ−
を酢゛化し、同時に前記多結晶シリコン膜より前記開孔
部を通して事情１１型の不純物を拡散１′る工程と、前
記第２の窒化膜を除去する工程と、＾＜、記多結晶シリ
コンｌｌ六の酸化されていた（・部分に自己整合的に接
昌−シて配線電相を形成する工程を含むことを特徴とす
る半導体装Ｆ？の製造方法にある。
・ランジスクを有する半導体：ｌＪ、：置の（ｊ（ＩＪ
造力方法お（・て、−導電型の半導体基板に選択的に逆
導電型の不純物拡散層オ・５よびグーＶｒ（ｊ４ｉ卜部
を形成した彼、該半導体基板の上に第１の窒化１１なを
成長する工程と、前記逆導電型の不純物拡１４（７Ｍ−
１，に選択的に開孔を゛形成する工程ど、前記開孔及び
Ｎｉ１ｌ ｉｉｉ；第１の屋化ル、（」二に逆導電１型
の不純物な添加し５た多結晶シリコンＩＩＭを成長する
二ロ程と、前記多結晶シリコン股上に選択的に第２の窒
化＋Ｉ！ｙを形成する工程と、前記第２の窒化膜をマス
クとしてｒｌｊ］ ｉ′ｉＬ、ｉ多結晶シリコン＋ｐ−
を酢゛化し、同時に前記多結晶シリコン膜より前記開孔
部を通して事情１１型の不純物を拡散１′る工程と、前
記第２の窒化膜を除去する工程と、＾＜、記多結晶シリ
コンｌｌ六の酸化されていた（・部分に自己整合的に接
昌−シて配線電相を形成する工程を含むことを特徴とす
る半導体装Ｆ？の製造方法にある。
以下図面を参照し本発明の実施例につき詳細にに説明す
る。
る。
第２図（ａ）〜（ｃ）は本発明の一実施例による半導体
装置及びその製造方法の説明のための製造工程断面図で
ある。
装置及びその製造方法の説明のための製造工程断面図で
ある。
木筆１の発明による一実施例の半導体装置は次の工程に
より製造することができる。
より製造することができる。
（１）耐熱酸化性マスクを使用する選択酸化法等を利用
して一導電型例えばＰ型のシリコン半導体基板１１上に
厚（・フィールド酸化膜１２、ゲート酸化膜１３を成長
させた後、多結晶シリコンのゲート電極１４を形成し、
ヒ素のイオン注入によりソースおよびドレインの拡散層
１６および１７を形成する。次にそのＨに減圧ＣＶＤ、
８５０Ｃで窒化シリコン膜１８を１００ＯＡ程度成長さ
せ、コンタクト部に開孔を形成する。この窒化膜は後工
程で上に成長した多結晶シリコンを酸化する時、酸化が
基板まで進むのを防ぐためのものである（第２図（ａ）
参照）。
して一導電型例えばＰ型のシリコン半導体基板１１上に
厚（・フィールド酸化膜１２、ゲート酸化膜１３を成長
させた後、多結晶シリコンのゲート電極１４を形成し、
ヒ素のイオン注入によりソースおよびドレインの拡散層
１６および１７を形成する。次にそのＨに減圧ＣＶＤ、
８５０Ｃで窒化シリコン膜１８を１００ＯＡ程度成長さ
せ、コンタクト部に開孔を形成する。この窒化膜は後工
程で上に成長した多結晶シリコンを酸化する時、酸化が
基板まで進むのを防ぐためのものである（第２図（ａ）
参照）。
（２）開孔部を形成した後、リンをドーピングした多結
晶シリコン層１９を減圧ＣＶＤ、７００Ｃで３０００Å
成長さぜる。次（・でその上に窒化膜を前記した方法に
より１．０ＯＯＡ成長し、次に写真蝕刻法により、開口
部上を窒化膜２０．２０’を残す（第２図０））参照）
。
晶シリコン層１９を減圧ＣＶＤ、７００Ｃで３０００Å
成長さぜる。次（・でその上に窒化膜を前記した方法に
より１．０ＯＯＡ成長し、次に写真蝕刻法により、開口
部上を窒化膜２０．２０’を残す（第２図０））参照）
。
（３）次いで開孔部上に残した窒化膜２０．２０’を酸
化みｚスフとして多結晶シリコンを酸化し酸化膜２１，
２］’ 、２１”を形成する。それと同時に、多結晶シ
リコンから不純物が拡散される。
化みｚスフとして多結晶シリコンを酸化し酸化膜２１，
２］’ 、２１”を形成する。それと同時に、多結晶シ
リコンから不純物が拡散される。
窒化膜２０．２０’の残った部分の下の多結晶シリコン
は酸化されず形成された酸化膜２１゜２１’ 、２１“
で区画され、拡散領域１７．１６に接する多結晶シリコ
ン領域２２．２２’が形成される。なお、過度の酸化が
進むと問題となるゲート部分等は窒化膜１８等がストッ
パーとなるので適切な酸化が行われ、問題は起”＞ ｙ
、ｒい。次にさきに耐酸化マスクとしての窒化膜２０．
２０’を除去し、露出した多結晶シリコン上にアルミニ
ウム電極２３．２３’を形成すると、重鎖１の発明の一
実施例の半導体装置が得られる（第２図（Ｃ）参照）。
は酸化されず形成された酸化膜２１゜２１’ 、２１“
で区画され、拡散領域１７．１６に接する多結晶シリコ
ン領域２２．２２’が形成される。なお、過度の酸化が
進むと問題となるゲート部分等は窒化膜１８等がストッ
パーとなるので適切な酸化が行われ、問題は起”＞ ｙ
、ｒい。次にさきに耐酸化マスクとしての窒化膜２０．
２０’を除去し、露出した多結晶シリコン上にアルミニ
ウム電極２３．２３’を形成すると、重鎖１の発明の一
実施例の半導体装置が得られる（第２図（Ｃ）参照）。
すなわち、得られた半導体装置の構成はゲート電（１，
；及び拡散領域並びにフィールド酸化膜等が形成された
半片１′４一基板と、前記拡散’ｊＪ！４域熔の」ンタ
クト附成用トｉ；孔部＜、除＜６１２化１１眞−ｈ （
ｔ’、 ７１５成之・ねた窒化膜と、前記開孔部に接し
形成された高不純物濃度な有する多結晶シリコン領域と
、前記悼、化躾上に形成され前記多結晶シリコン領域に
接し該領域を区画すン７酸化ルＱと、前％＝＋多結晶シ
リョンシ〜〈面に接して形成された＜：ｈ牝、極とを含
むものと７．（って（・る。
；及び拡散領域並びにフィールド酸化膜等が形成された
半片１′４一基板と、前記拡散’ｊＪ！４域熔の」ンタ
クト附成用トｉ；孔部＜、除＜６１２化１１眞−ｈ （
ｔ’、 ７１５成之・ねた窒化膜と、前記開孔部に接し
形成された高不純物濃度な有する多結晶シリコン領域と
、前記悼、化躾上に形成され前記多結晶シリコン領域に
接し該領域を区画すン７酸化ルＱと、前％＝＋多結晶シ
リョンシ〜〈面に接して形成された＜：ｈ牝、極とを含
むものと７．（って（・る。
本発明の実施例による半導体装償′−１先づ従来拡散層
及び多結晶シリコンとアルミニウム電極のコンタクトは
拡散層を形成した後、絶縁膜を１０μｎｌ 程度成長し
てそれに開孔してとって（・るのでその段差＆２．大き
く、時により他の絶６膜を合せ１．５μ７７７８度にブ
ぶることもあり、従ってアルミニウム電極の段りねの問
題がオ・、ったが、本発明の実施例ではコンタクト剖、
での段差は多結晶シリコンを耐熱酸化性マスクによる酸
化によって生じたｌ！めらか１７へマ″化膜な介しての
段差であるから段Ｑ丹１の問題発生は殆んどな（・。
及び多結晶シリコンとアルミニウム電極のコンタクトは
拡散層を形成した後、絶縁膜を１０μｎｌ 程度成長し
てそれに開孔してとって（・るのでその段差＆２．大き
く、時により他の絶６膜を合せ１．５μ７７７８度にブ
ぶることもあり、従ってアルミニウム電極の段りねの問
題がオ・、ったが、本発明の実施例ではコンタクト剖、
での段差は多結晶シリコンを耐熱酸化性マスクによる酸
化によって生じたｌ！めらか１７へマ″化膜な介しての
段差であるから段Ｑ丹１の問題発生は殆んどな（・。
第２番目の効果としては、従来は避けもれな（・太きン
よ段差をＪ囚・ノらげるためし１」孔の」二部・シ・つ
ｘｙトエッナンク等により広げる方法がともオした。こ
のようフエ方法によるときはゲート多結晶シリコンと開
孔部との距）ｉｌｊが問題とン１す、ごの゛・・−シン
カ・小さいと、アルミニウム電極とゲート多結品シリコ
ンかショートづる尼、配かあった。しかし本発明の実施
例では開化は薄（・酸化膜の段ｌ’ｆ’ｌで１Ｊわれる
ので段差が小さく、従ってケート多結品シリコンと開化
部とのマージンを大きくとる必“パはな（・。
よ段差をＪ囚・ノらげるためし１」孔の」二部・シ・つ
ｘｙトエッナンク等により広げる方法がともオした。こ
のようフエ方法によるときはゲート多結晶シリコンと開
孔部との距）ｉｌｊが問題とン１す、ごの゛・・−シン
カ・小さいと、アルミニウム電極とゲート多結品シリコ
ンかショートづる尼、配かあった。しかし本発明の実施
例では開化は薄（・酸化膜の段ｌ’ｆ’ｌで１Ｊわれる
ので段差が小さく、従ってケート多結品シリコンと開化
部とのマージンを大きくとる必“パはな（・。
従ってこのｍ］から半導体装１首を小型化−Ｊることか
出来、従って集積度を向上することかできる。
出来、従って集積度を向上することかできる。
他の効果としては、従来コンタクトの夕１抜きに対して
は、コンタクト開孔後リン等の不Ｊ：＋１ｉ物拡散を行
なって（・だが、本発明の実施例では実施例に示したよ
うに多結晶シリコンを形成するときリンをドーピングし
たので多結晶シリコンを熱印シ化する工程で同時にリン
は拡散され、あらためて不純物拡散をする必要はブＪく
なる。
は、コンタクト開孔後リン等の不Ｊ：＋１ｉ物拡散を行
なって（・だが、本発明の実施例では実施例に示したよ
うに多結晶シリコンを形成するときリンをドーピングし
たので多結晶シリコンを熱印シ化する工程で同時にリン
は拡散され、あらためて不純物拡散をする必要はブＪく
なる。
以上説明Ｉ７たとおり、本発明によれは、コンタクトか
フラット朴゛１造に１よるため、全屈配線の段切れを回
避することがてき、信肪性を高めることが１・き、また
段差の１１（１斜を緩めるだめのエッグンクは小児と７
Ｊ、す、花のためコンタクトとり−１・多結晶シリコン
のマージンを小さくすることかてき小型化高密度化が進
められる。また外抜きコンタクトが可能になる／よどの
効果が得られ高仏Ｍ・１′１件、高集積度の半導体装置
を容易に得ることができる。
フラット朴゛１造に１よるため、全屈配線の段切れを回
避することがてき、信肪性を高めることが１・き、また
段差の１１（１斜を緩めるだめのエッグンクは小児と７
Ｊ、す、花のためコンタクトとり−１・多結晶シリコン
のマージンを小さくすることかてき小型化高密度化が進
められる。また外抜きコンタクトが可能になる／よどの
効果が得られ高仏Ｍ・１′１件、高集積度の半導体装置
を容易に得ることができる。
第１図は従来の絶縁クート壓笥界効果ｌ・ランジスクの
断面図、第２図ｉ （ａｔ〜（Ｃ）は不発ψ」の一実施
例による半導体装ｊ置及びその製造方法の説明のための
製造工程断面図１を’ｔ’ｒ＜す。 １、１１・・・・・・半導体シリコン基板、２，１２・
・・厚いフィールド酸化膜、３ 、 ］ ３・・・・・
・り゜−１・酸化膜、４，１４・・・・・・多結晶シリ
コンゲー１・箱，極、６５、１５・・・・・・ゲート電
．極上の酸化膜、６ 、 １ ｆ； 、 ７ 。 １７・・・・−・拡散領域、８・・・・・・ｉ’ Ｓ
Ｇ膜、９，２３．２３’・・・・・・アルミニウム電極
、１８，１８’・・・・・・第１のシリコン窒化膜、１
９・・・・・・多結晶シリコン層、２０．２０’・・・
・・第２のシリコン窒化膜、 ２１゜２１’、２１”・
・・・・・厚（・酸化膜領域、２２．２２’・・・多結
晶シリコンコンタクト領域。 箭１図 箔２面
断面図、第２図ｉ （ａｔ〜（Ｃ）は不発ψ」の一実施
例による半導体装ｊ置及びその製造方法の説明のための
製造工程断面図１を’ｔ’ｒ＜す。 １、１１・・・・・・半導体シリコン基板、２，１２・
・・厚いフィールド酸化膜、３ 、 ］ ３・・・・・
・り゜−１・酸化膜、４，１４・・・・・・多結晶シリ
コンゲー１・箱，極、６５、１５・・・・・・ゲート電
．極上の酸化膜、６ 、 １ ｆ； 、 ７ 。 １７・・・・−・拡散領域、８・・・・・・ｉ’ Ｓ
Ｇ膜、９，２３．２３’・・・・・・アルミニウム電極
、１８，１８’・・・・・・第１のシリコン窒化膜、１
９・・・・・・多結晶シリコン層、２０．２０’・・・
・・第２のシリコン窒化膜、 ２１゜２１’、２１”・
・・・・・厚（・酸化膜領域、２２．２２’・・・多結
晶シリコンコンタクト領域。 箭１図 箔２面
Claims (2)
- （１）ゲート電極及び拡散領域並びにフィールド化膜等
が形成された半導体基板と、前記４１ツク散令口域等の
コンタクト形成用開孔部を除く酸化膜上に形成された窒
化膜と、前記開化部に接し形成された高不純物濃度を有
する多結晶シリコン領域と、前記窒化膜上に形成され前
記多結Ｊ％シ１ノコン領域に接し該領域を区画する酸化
膜と、前記多結晶シリコン表面に接して形成された金属
電極とを含むことを特徴とする半導体装置。 - （２）絶縁ゲート型電界効果トランジスタを有する半導
体装置の製造方法にお（・て、−導η￥４型の半導体基
板に選択的に逆導電型の不純物拡散層およびゲート電極
部を形成した後、該半導体基板の上に第１の窒化膜を成
長する工程と、ｆＭＩ記逆記事導電型純物拡散層上に選
択的に開化を形成する工程と、１亥半導体基板の上に第
一１−の堂−化月虻孔及び前記第１の屋化膜上に逆導電
型の不純物を添加した多結晶シリコン膜を成長する工程
と、前記多結晶シリコン、ｌ＋７上に選択的に第２の窒
化膜を形成する工程と、前記第２の窒化膜をマスクとし
て前記多結晶シリコン膜を酸化し、同時に前記多結晶シ
リコン膜より前記開化部を通（７て逆導電型の不純物を
拡散する工程と、前記第２の窒化膜を除去する工程と、
前記多結晶シリコン膜の酸化されて（・１工い部分に自
己整合的に接続して配紳電柘を形成する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15746282A JPS5947768A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15746282A JPS5947768A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947768A true JPS5947768A (ja) | 1984-03-17 |
Family
ID=15650185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15746282A Pending JPS5947768A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668027A (en) * | 1991-10-16 | 1997-09-16 | Nippon Steel Semiconductor Corporation | Method of manufacturing a MOS transistor semiconductor device |
-
1982
- 1982-09-10 JP JP15746282A patent/JPS5947768A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668027A (en) * | 1991-10-16 | 1997-09-16 | Nippon Steel Semiconductor Corporation | Method of manufacturing a MOS transistor semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS5947768A (ja) | 半導体装置及びその製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH0415619B2 (ja) | ||
| JPS6110996B2 (ja) | ||
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPS6237541B2 (ja) | ||
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH0213829B2 (ja) | ||
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0252859B2 (ja) | ||
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6113383B2 (ja) | ||
| JPS6025254A (ja) | 集積回路の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| JPH01241163A (ja) | 半導体装置とその製造方法 | |
| JPS5882577A (ja) | 金属シリサイドコンタクトを有するポリシリコンダイオ−ド |