JPS5946029B2 - 音声計算機 - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は選択モードに対応して数値情報の出力形態を変
えて音声出力できる音声計算機に関するものである。

（従来技術） 従来の計算機の場合、レジスタに導入記憶された数値情
報は順次出力されるが、その出力形態を必要に応じて選
択切換えできないものであつた。

しかしながら、一連の数値情報を音声出力する場合、演
算結果などを聞きとるときには上位桁から出力させた方
が都合がよく、また帳簿等へ転記する場合には下位桁か
ら出力させると数値の位取りに便利であり、かつ操作性
も著しく向上するものである。しかも、上位桁から或い
は下位桁からでも随時指定できる構成とすれば操作性も
より向上し便利なものとなるであろう。（目的） 本発明は上記従来の計算機に鑑みてなされたもので、処
理結果等を示す数値情報を確認する確認モードと、これ
を転記する転記モードとを随時選択できるモード選択手
段を設け、選択モードに対応して数値情報の出力形態（
即ち、確認モードのときには上位桁から、転記モードの
ときには下位桁から出力させる）を変えて音声出力させ
ることにより、計算機の操作性と用途を著しく向上させ
ることのできる音声計算機を提供することを目的とする
。

（実施例） 第１図は本発明音声計算機の構成を示すブロック回路図
、第２図は同計算機の外観を示す正面図である。

そして第１図及び第２図において、には数値キー（チッ
キー）とファンクションキーを有したキーボードユニッ
ト、ＣＰＵは演算制御部、ＥＣはエンコーダ、Ｒはレジ
スタ、ＤＰは表示装置である。そして、キーボードユニ
ットにの数値キーを操作すると、そのキー信号はエンコ
ーダＥＣで数値情報にエンコードされて演算制御部ＣＰ
Ｕに導入され、演算制御部ＣＰＵからレジスタＲに導入
されると共に表示装置ＤＰでその表示が行われる。

また、フアンクシヨンキ一を操作すると、その信号は演
算制御部ＣＰＵに導入されて所望の制御ルーチンを実行
する。そしてレジスタＲには置数情報また演算結果の数
値情報が導入される。これらは一般の電卓制御と同じで
ある。次にＭは数値情報やその他音声として出力させた
い情報に関して夫々音声デジタル情報が記憶されたリー
ドオンリーメモリー（ＲＯＭ）で構成された記憶装置、
Ｃ１は前記記憶装置Ｍのデジタル情報語をアクセスする
ためのアドレスカウンタ手段、ＤＡは記憶装置Ｍの出力
線に接続されたデジタル−アナログ変換器、ＬＰＦはデ
ジタル−アナログ変換器ＤＡからのアナログ信号におけ
る音声周波数帯域幅を通過させるローパスフイルタ一、
Ｄは増幅器、ＳＰはスビーカである。

上記アドレスカウンタ手段Ｃ１は数値キーが操作された
場合に、エンコーダＥＣから数値情報が導入されてその
数値情報（コード）をもつて該カウンタ手段Ｃ１が設定
されまたフアンクシヨンキーが操作された場合に演算制
御部ＣＰＵからのフアンクシヨンキ一に対応したコード
信号でカウンタ手段Ｃ１が設定されるものであり、該カ
ウンタ手段Ｃ１はその設定されたコードに対応する記憶
装置Ｍのアドレスを指定する。

即ち、数値キー「１」が操作された場合に、アドレスカ
ウンタ手段Ｃ１に「１」のコード（例えば４ビツトとす
ると「０００１」）が導入されて該カウンタ手段Ｃ１を
設定する。

そして、カウンタ手段Ｃ１はこれに対応する記憶装置Ｍ
の「イチ」というデジタル情報の領域をアドレス指定し
、また「２］がアドレスカウンタ手段Ｃ１に導入される
と「二」の領域を、「３」が導入されると「サン」の領
域といつた動作を行う。従つて、今仮にキー操作をＵｆ
＠（２）区６口と行うと、音声として各キーの操作に従
つて→゛イチ”，（２）→゛二”，区→゛力ゲル゛，（
６）→”ログ，口→１イコール゛とスビーカＳＰから発
声される。

ここで第２図について説明すると、Ａは計算器の本体、
ＤＰは表示装置、Ｋはキーボードで数値キー、フアンク
シヨンキ一そして後述するＳＫキーを有するものとなつ
ている。ＳＰは音声出力するためのスビーカ、ＭＳは後
述するモード選択切換スィツチである。次に再び第１図
において、Ｃ２はｎ進カウンタであり、．このｎはレジ
スタＲの桁数に相当するものである。

Ａ１はカウンタＣ２のカウントアツプ制御部、Ａ２はカ
ウンタＣ２のカウントダウン制御部、ＭＳはレジスタＲ
に記憶された演算結果等の数値情報を転記するための転
記モード１と、数値情報を確認するための確認モード２
を選択的に切換えるためのモード選択切換スイツチであ
り、接点１側をアンドゲートｇ１の入力側に接続しまた
接点２側をアンドゲートＧ２の入力側に接続している。
，Ｆ１はフリツプフロツプであり、このセツト入力とし
てマイクロオーダ［相］が導入されまたりセツト入力と
してマイクロオーダ［Ｆ］が導入されてなる。

そしてフリツプフロツプＦ１のセツト出力はアンドゲー
トｇ１とＧ２の夫々入力側に導入されている。ＳＫキー
はレジスタＲに導入された一連の数値情報例えば演算結
果について、必要に応じて音声情報で取出したい場合に
指示するためのキーでありまたモード選択切換スイツチ
ＭＳはレジスタＲから音声情報として取出す場合にレジ
スタＲの上位桁側（確認モード２）か下位桁側（転記モ
ード４）かを指示するものである。

このレジスタＲの一連の数値情報を音声情報として取出
す場合の動作について第３図のフローチヤートと共に説
明する。

今、ＳＫキーを操作してレジスタＲの数値情報を音声情
報として取出すための指示を行うと、ｎ１のステツプか
らＮ２のステツプに移行し、ここでマイクロオーダ（［
ゆが導入されてフリツプフロツプＦ１をセツトする。

その後、Ｎ３のステツプへ移行しモード選択切換スイツ
チＭＳのモード状態を判断する。今、モード選択切換ス
イツチＭＳが転記モード１側に接続されて下位桁側から
の取出し指示モードとなつていたとすると、Ｎ３からＮ
４のステツプへ移行する。つまりアンドゲートｇ１が導
通してカウントアツプ制御部Ａ１が動作する。前記Ｎ４
のステツプでは制御部Ａ１がカウンタＣ２の内容に「１
」だけ加算する動作を行う。最初カウンタＣ２の内容は
初期状態であるので前記加算により「１」となる。そし
て、この加算動作後にＮ５のステツプに移行する。Ｎ，
のステツプではカウンタＣ２の内容「１」によつて指定
されたレジスタＲの最下位桁である第１桁目の数値情報
を演算制御部ＣＰＵ内のバツフアレジスタＢへ転送させ
るものである。

このバツフアレジスタＢへの転送により、記憶装置Ｍの
アドレスカウンタＣ１はバツフアレジスタＢの数値情報
でアドレス設定され、このためバツフアレジスタＢの数
値情報に対応した記憶装置Ｍの領域がアドレス指定され
て音声出力として導出される。

その後、Ｎ，のステツプからＮ６のステツプに移行し、
ここでカウンタＣ２の内容がｎ（レジスタＲの桁数）か
どうかを判定し、内容がｎでないのでＮ４のステツプに
移行する。

そしてＮ４→Ｎ５→Ｎ６→Ｎ４のループを循環してカウ
ンタＣ２の内容がｎになるまで行われる。これはレジス
タＲの桁を下位桁から順次上位桁へ指定する動作であり
、この動作に応答して上述した様に指定された数値情報
に対応する音声出力が行われる。

そして、カウンタＣ２の内容がｎつまりレジスタＲを全
桁指定すると、Ｎ７のステツプへ移行してマイクロオー
ダ８を導出させる。

このマイクロオーダ９によりフリツプフロツプＦ１がり
セツトされる。その後Ｎ８のステツプへ移行してカウン
タＣ２をりセツトし、初期状態にするものである。次に
モード選択切換スイツチＭＳが確認モード２側に接続さ
れて上位桁側からの取出し指示モードとなつていたとす
ると、Ｎ３のステツプからＮ９のステツプへ移行する。
つまり、アンドゲートＧ２が導通してカウントダウン制
御部Ａ２が動作する。前記Ｎ，のステツプでは制御部Ａ
２がカウンタＣ２の内容から「１」だけ減算する動作を
行う。

最初カウンタＣ２の内容は初期状態であるので前記減算
により「ｎ」となる。そして、この減算動作後にＮｌＯ
のステツプに移行する。ＮｌＯのステツプではカウンタ
Ｃ２の内容「ｎ」によつて指定されたレジスタＲの最上
位桁であるｎ桁目の数値情報を演算制御部ＣＰＵ内のバ
ツフアレジスタＢへ転送させる。

これにより、上述した様にｎ桁目の数値情報に対応する
音声出力が行われる。

その後ＮｌＯのステツプからＮｌｌのステツプに移行し
、ここでカウンタＣ２の内容が「１」かどうかを判定し
、内容が「１」でないのでＮ，のステツプに移行する。

そして〜Ｎ９→ＮｌＯ→Ｎｌｌ→Ｎ９のループを循環し
てカウンタＣ２の内容が「１」になるまで行われる。こ
れはレジスタＲの桁を上位桁から下位桁へ指定する動作
であり、この動作に応答して上述した様に指定された数
値情報に対応する音声出力が行われる。

そして、カウンタＣ２の内容が「１」つまりレジスタＲ
を全桁指定した状態になるとＮｌ２のステツプへ移行し
てマイクロオーダ８を導出させる。

このマイクロオーダ２によりフリツプフロツプＦ１がり
セツトされる。その後、Ｎｌ３のステツプへ移行してカ
ウンタＣ２をりセツトし、初期状態にするものである。
尚、レジスタＲの一連の数値情報を音声出力する場合に
、有効数値の上位にある無効零の発声を禁止する場合に
は、レジスタＲに無効零の桁に対して音声を発声しない
コードを導入させておくことにより可能であり、これは
通常のゼロサブレス制御方式と同様な考え方で行えばよ
い。

第４図はモード選択切換スイツチＭＳの他の実施例であ
り、モード選択切換スイツチＭＳをプツシユ式スイツチ
で構成しそのスイツチによるモードをＴ型のフリツプフ
ロツプＦ／Ｆで記憶させるものである。

このためフリツプフロツプＦ／Ｆの出力をアンドゲート
ｇ１の入力側にそしてインバータＩを介してアンドゲー
トＧ２の入力側に夫々導入させる構成となしている。Ｆ
１は第１図のフリツプフロツプＦ１に相当するものであ
る。（効果）以上説明した様に本発明によれば、処理結
果等を示す数値情報を確認する確認モードと、上記数値
情報を転記する転記モードとを随時選択できるモード選
択手段を設け、選択モードに対応して数値情報の出力形
態（即ち、確認モードのときには上位桁から、転記モー
ドのときには下位桁から出力させる）を変えて音声出力
させることにより、計算機の操作性と用途を著しく向上
させることができる。

【図面の簡単な説明】

第１図は本発明音声計算機の構成を示すプロツク回路図
、第２図は同計算機の外観を示す正面図、第３図は第１
図の動作を示すフローチヤート、第４図は同計算機に係
るモード選択切換スイツチの他の実施例を示す構成図で
ある。 符号の説明、Ｒ；レジスタ、ＭＳ：モード選択切換スイ
ツチ、Ｍ：記憶装置、ＣＰＵ：演算制御部、Ｃ１；アド
レスカウンタ、ＤＡ；デジタル−アナログ変換器。

Claims (1)

【特許請求の範囲】
1. １ 処理結果等の数値情報を記憶する第１の記憶装置と
   、上記数値情報を確認する確認モードと上記数値情報を
   転記する転記モードを選択するためのモード選択手段と
   、該モード選択手段に関連して上記第１の記憶装置から
   上記数値情報を上位桁又は下位桁から読み出す出力制御
   装置と、上記数値情報に対応する音声デジタル情報を記
   憶する第２の記憶装置と、該第２の記憶装置のアドレス
   指定を行うアドレス指定手段と、上記音声デジタル情報
   を音声化する音声出力手段とを備え、選択モードに対応
   して数値情報の出力形態を変えて音声出力することを特
   徴とする音声計算器。