JPS5945697A - メモリ−ユニツトの電気的着脱保護装置 - Google Patents
メモリ−ユニツトの電気的着脱保護装置Info
- Publication number
- JPS5945697A JPS5945697A JP57154287A JP15428782A JPS5945697A JP S5945697 A JPS5945697 A JP S5945697A JP 57154287 A JP57154287 A JP 57154287A JP 15428782 A JP15428782 A JP 15428782A JP S5945697 A JPS5945697 A JP S5945697A
- Authority
- JP
- Japan
- Prior art keywords
- detachment
- attachment
- connector
- memory
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子ＨＬ ｆ’ｌ−１幾シスフムにＪンいし
、給電したまま、メ［リーユニツ１〜をシスｊムバスノ
インに誤動作なく、？７０ｔ２ Ｌ／ ｉ”、）るｊ３
ｉにしノこメＬリーーＩニッ１−の電気的着１１１１保
設装置に関りる。
、給電したまま、メ［リーユニツ１〜をシスｊムバスノ
インに誤動作なく、？７０ｔ２ Ｌ／ ｉ”、）るｊ３
ｉにしノこメＬリーーＩニッ１−の電気的着１１１１保
設装置に関りる。
従来、電子調停（幾システｌ＼にｄｉい−（、メしり一
コーーツ１〜をシスブムバスラ・インｌ＼１に杖し叉１
．Ｌ ５Ｉｌｌ Ｉｊ＋１りるには、電源を切断してこ
れを行・−ン（いｌこ。これは、仏門の送受信中に、（
、へ８線が遮断され、でのため、両分離系統に誤動作を
Ｉｊえるのを防止りるため゛（ある、。
コーーツ１〜をシスブムバスラ・インｌ＼１に杖し叉１
．Ｌ ５Ｉｌｌ Ｉｊ＋１りるには、電源を切断してこ
れを行・−ン（いｌこ。これは、仏門の送受信中に、（
、へ８線が遮断され、でのため、両分離系統に誤動作を
Ｉｊえるのを防止りるため゛（ある、。
ところが、電源を切断し′（メモリー−【−ツトを首Ｉ
Ｂ２−Ｊるど電源を供給しｒ、１月起動をか（Ｊた１１
、Ｉに、ｈ（粋ｊ凋は、初！ｔｌＪ状態に戻るために、
必ずしも望ましいもので（よなかった。
Ｂ２−Ｊるど電源を供給しｒ、１月起動をか（Ｊた１１
、Ｉに、ｈ（粋ｊ凋は、初！ｔｌＪ状態に戻るために、
必ずしも望ましいもので（よなかった。
例えば、自動中の−［ンシンのユニ１ント１］−ルシス
ノムにＪ３い（、ξの・ンリ部分、゛山気装置及び、そ
の他の電気的接続部分に起因りる故Ｉ？トは、自動車の
撮動及び熱変動のために、再現性の乏しい過渡的な故ｌ
ｉｄが多い。１１１現性に乏しいために、修理］−揚／
＋１．’ｒに、人１１１＋ Ｌ／ Ｃ１故障を発見し、
直埋づること【、１、国ゲ１１４Ｙ揚含がｄうる１、さ
らにＧ、Ｌ、過渡的な故Ｐｉ＋状態におい℃、いｌ′５
早く故障を発見し、定富的Ａ’ｇ １！＋ンを未然に防
Ｊ、１． Ｊることも心弁（・あＫｌ 。
ノムにＪ３い（、ξの・ンリ部分、゛山気装置及び、そ
の他の電気的接続部分に起因りる故Ｉ？トは、自動車の
撮動及び熱変動のために、再現性の乏しい過渡的な故ｌ
ｉｄが多い。１１１現性に乏しいために、修理］−揚／
＋１．’ｒに、人１１１＋ Ｌ／ Ｃ１故障を発見し、
直埋づること【、１、国ゲ１１４Ｙ揚含がｄうる１、さ
らにＧ、Ｌ、過渡的な故Ｐｉ＋状態におい℃、いｌ′５
早く故障を発見し、定富的Ａ’ｇ １！＋ンを未然に防
Ｊ、１． Ｊることも心弁（・あＫｌ 。
にぐ、本発明右らは、この様な自ｉ１Ｕ＋中に１５戟さ
れた？ ＝（’／ ｌ−１−，１ノビ−１−タシ、’）
＊ ／ Ｌ ＩコＪＪ イＣＣＡＬ ％叩１°’ｉ ｆ
ｌｉｉ ｉす自しなり一トライ１−メしり−−−１−・
７１〜を、１艮１ノる０どを提案りる１、即ちｌｉ＋−
書が光イ１した１１）貞にｄ３い（、このメしり−Ｊニ
ツ１〜を１４ｔし、マイク「１−」ンピＪ−タシス］ム
を起動８け−Ｃ１該メしリ−（５二各杆の測定データを
浩梢しく、Ｃ］現性の乏しい故障−ｊ−夕を一ノップリ
ーる。１糸１１、このメモリーユーツ１へを回収し１１
＜叩−ＩＨｊ易にＪ３いて、蓄積されたデータを解１１
蒼シ、障害を発見りる手法を本発明老らは捉案りる。
れた？ ＝（’／ ｌ−１−，１ノビ−１−タシ、’）
＊ ／ Ｌ ＩコＪＪ イＣＣＡＬ ％叩１°’ｉ ｆ
ｌｉｉ ｉす自しなり一トライ１−メしり−−−１−・
７１〜を、１艮１ノる０どを提案りる１、即ちｌｉ＋−
書が光イ１した１１）貞にｄ３い（、このメしり−Ｊニ
ツ１〜を１４ｔし、マイク「１−」ンピＪ−タシス］ム
を起動８け−Ｃ１該メしリ−（５二各杆の測定データを
浩梢しく、Ｃ］現性の乏しい故障−ｊ−夕を一ノップリ
ーる。１糸１１、このメモリーユーツ１へを回収し１１
＜叩−ＩＨｊ易にＪ３いて、蓄積されたデータを解１１
蒼シ、障害を発見りる手法を本発明老らは捉案りる。
ｒ’Ｊ’ Ｊｔｌ！性の乏しい−１（陣を感知Ｊるには
、Ｉンジンを切らザ（ご、シスアム全体の給電を止める
事なく、メモリーをｐＩ＋ １ｌｘ７装置７ ％あるい
は１ζ（１脱りることができることが望ましい。しかし
ながら、給？！、ｉ ｌ、 ／、：まま、これをｉｊう
ど、シスＩムバスラインに生じる制御及びγ−タ信弓、
あるい【よ、離着１１１Ｊ ｌｌ、’ｌにシスデムバス
ライン」−に清心される釘１音偕尼のＩＪめに、誤動作
の原因（ご＜Ｋす、メモリーユニツ１〜の記憶内容を６
皮１喪づる。
、Ｉンジンを切らザ（ご、シスアム全体の給電を止める
事なく、メモリーをｐＩ＋ １ｌｘ７装置７ ％あるい
は１ζ（１脱りることができることが望ましい。しかし
ながら、給？！、ｉ ｌ、 ／、：まま、これをｉｊう
ど、シスＩムバスラインに生じる制御及びγ−タ信弓、
あるい【よ、離着１１１Ｊ ｌｌ、’ｌにシスデムバス
ライン」−に清心される釘１音偕尼のＩＪめに、誤動作
の原因（ご＜Ｋす、メモリーユニツ１〜の記憶内容を６
皮１喪づる。
そこＣ゛本光明は、この様な欠員を防１１−シ、シス１
ムに給電したよまＣ１電気的に誤αｉｌＪ作’ｊ ＜、
メしり一１ニツ１〜をシスｊムバスｌ＼１トｉ、“１．
シ、又は、因ｔ ｌｌ１Ｊ Ｍることかでさる様な電気
的着１１ｉｉ （定設装置、９．１を供給１ノることを
目的どりる。
ムに給電したよまＣ１電気的に誤αｉｌＪ作’ｊ ＜、
メしり一１ニツ１〜をシスｊムバスｌ＼１トｉ、“１．
シ、又は、因ｔ ｌｌ１Ｊ Ｍることかでさる様な電気
的着１１ｉｉ （定設装置、９．１を供給１ノることを
目的どりる。
即ら、木托明は、−次端ｆが、＾Ｉ’＞Ｔ’低シスＪ゛
ムにＪヌする几通の信昂伝′Ｊ：Ａｖ））Ｃ′あるシス
ｉ１＼ハスに接続され、制御イ１１５〕にｌｌｉ５１；
’（’ 、 −次端Ｊ′が該シスアムバスと、電気
的に接わｃし叉（ま分１’ａ−Ｊるスイツブング手段を
有し、上記スイッ升ング「段の一次端子側には、（浅域
的に接続、分阿１． Ｌ、 ｑ：ｊる−１ネクタ手段が
接続さ４ｚ、該−１，？−クタ手段の一次及び二次ｌ）
；Ｈ子側の対応りる（ｉｌｉ ＋’；線は＋ｉ＋レベル
にあり、各信号ｆｉ目３１、抵抗を介し−（接地され、
或は、抵抗を介しＵ ｊ？、％レベルＬ； ”Ｊ ｌｌ
（給電ｊｆｉＩＫ１に接ゎ”こされ、各メモリチップの
チップ［！レク＋−ｉｙ弓を）１選択伝弓とし、該−１
，ンクウ丁Ｉ没（υ−次端了【よ、メしり−、Ｉ−ツ１
〜の各イｉ）弓か５；ｊが］音わ、：されているン（し
り−−１−ツ］・の電気的首ＩＢＪ保設〕・ζ首が１う
成る、。
ムにＪヌする几通の信昂伝′Ｊ：Ａｖ））Ｃ′あるシス
ｉ１＼ハスに接続され、制御イ１１５〕にｌｌｉ５１；
’（’ 、 −次端Ｊ′が該シスアムバスと、電気
的に接わｃし叉（ま分１’ａ−Ｊるスイツブング手段を
有し、上記スイッ升ング「段の一次端子側には、（浅域
的に接続、分阿１． Ｌ、 ｑ：ｊる−１ネクタ手段が
接続さ４ｚ、該−１，？−クタ手段の一次及び二次ｌ）
；Ｈ子側の対応りる（ｉｌｉ ＋’；線は＋ｉ＋レベル
にあり、各信号ｆｉ目３１、抵抗を介し−（接地され、
或は、抵抗を介しＵ ｊ？、％レベルＬ； ”Ｊ ｌｌ
（給電ｊｆｉＩＫ１に接ゎ”こされ、各メモリチップの
チップ［！レク＋−ｉｙ弓を）１選択伝弓とし、該−１
，ンクウ丁Ｉ没（υ−次端了【よ、メしり−、Ｉ−ツ１
〜の各イｉ）弓か５；ｊが］音わ、：されているン（し
り−−１−ツ］・の電気的首ＩＢＪ保設〕・ζ首が１う
成る、。
ここでシス）ノ、ハスＩＪ、 般にｏｌ） ｔＪがメ１
．リー１１）入出力装置のバッフＩレンスクを指定ｉパ
ｌＪ６するイ１讐月を送出りるアドレスバスと、各種の
制御３１１ （；：３４を伝送する制御ハス及びメ七り
−（！：： Ｃｐ ｔＪの間（−ノークの交Ｊ５’＋
’Ｉａ−行一うｊ−ターハスとがら成る１゜ス□０７−
ｆ−ング不段とは、制御信３シを人カブることにＪ、−
ノー（、−次・）シ１；ｊ′と、−次９１、ｉｉ’Ｊ’
が切り前される様な回路手段（ある。１≦・１えぽリレ
ー、リードスイツｆ、１１＼１゛カッシフ賓のアＪ ｒ
、Ｊグスイッチ、あるいは望６１、しい実施態４，１ど
しく）＜げたスリースデー１〜のバッファかＨ，−、４
ｔ、＋、成１−ることが（キる。スリースアートバッハ
、・どは、制御ｆ、−）づが例えば低レベルにあるとき
には、−次娼：了と、二次輻：了を分出１１し、−次端
子側を１．Ｑ、インビーグンス状態にし、逆に＾レベル
制御信号が人力′りると、 次側と二次側が電気的に接
続され一次端子側の論理（ｒｊ ｊ−３をそのま）１１
、又は反転して、二次端子（１！１目Ｊ出力刀る装買（
゛ある。 Ｔ−４ネクタ丁段と（よ、各（ｉｊ シ’Ｊ
線を拭械的にシス−７ムパスｈ日う分冊、あるい（よ接
続し１′：する様な４１１１造のしのである５、その形
状機構に（，１、限定され４Ｔい。信号線をＪＸＸ地合
抵抗とは、い４つゆる１ルダウン抵抗のことＣ゛あり、
信号線が高インピーダンスにイ１−）た場合に（，１、
プルダウンＩｌ（抗４−介して化８線ＧＪ 、接地レベ
ルになる。同じく、１、ｊシシ線を昌１〕ｌ＼ル信月供
給電圧源にＪ８わ°ｃりるＩＩ（＋７’Ｌと【、上、い
わゆるゾル）７ツブ抵抗のことＣＩ：Ｉうり、１、））
う線が昌インビーグンスにイ【つたと、）に、ｆｉ：ｉ
”Ｉｔ線１．１ 、！’、ｌｉレベルになる。又、メ
モリｆ−ツゾ＋′ｉｌ Ｉ／’！ ｆ；ｊ’ ”’Ｊ線
は、同様に処１１ｊされ、この状態でデツプＪＩｊ’ｊ
’：択（Ｔ弓を供給しＩＴる様（こむっている。本発明
（，１、Ｊ、ス１の構成から成るものである。
．リー１１）入出力装置のバッフＩレンスクを指定ｉパ
ｌＪ６するイ１讐月を送出りるアドレスバスと、各種の
制御３１１ （；：３４を伝送する制御ハス及びメ七り
−（！：： Ｃｐ ｔＪの間（−ノークの交Ｊ５’＋
’Ｉａ−行一うｊ−ターハスとがら成る１゜ス□０７−
ｆ−ング不段とは、制御信３シを人カブることにＪ、−
ノー（、−次・）シ１；ｊ′と、−次９１、ｉｉ’Ｊ’
が切り前される様な回路手段（ある。１≦・１えぽリレ
ー、リードスイツｆ、１１＼１゛カッシフ賓のアＪ ｒ
、Ｊグスイッチ、あるいは望６１、しい実施態４，１ど
しく）＜げたスリースデー１〜のバッファかＨ，−、４
ｔ、＋、成１−ることが（キる。スリースアートバッハ
、・どは、制御ｆ、−）づが例えば低レベルにあるとき
には、−次娼：了と、二次輻：了を分出１１し、−次端
子側を１．Ｑ、インビーグンス状態にし、逆に＾レベル
制御信号が人力′りると、 次側と二次側が電気的に接
続され一次端子側の論理（ｒｊ ｊ−３をそのま）１１
、又は反転して、二次端子（１！１目Ｊ出力刀る装買（
゛ある。 Ｔ−４ネクタ丁段と（よ、各（ｉｊ シ’Ｊ
線を拭械的にシス−７ムパスｈ日う分冊、あるい（よ接
続し１′：する様な４１１１造のしのである５、その形
状機構に（，１、限定され４Ｔい。信号線をＪＸＸ地合
抵抗とは、い４つゆる１ルダウン抵抗のことＣ゛あり、
信号線が高インピーダンスにイ１−）た場合に（，１、
プルダウンＩｌ（抗４−介して化８線ＧＪ 、接地レベ
ルになる。同じく、１、ｊシシ線を昌１〕ｌ＼ル信月供
給電圧源にＪ８わ°ｃりるＩＩ（＋７’Ｌと【、上、い
わゆるゾル）７ツブ抵抗のことＣＩ：Ｉうり、１、））
う線が昌インビーグンスにイ【つたと、）に、ｆｉ：ｉ
”Ｉｔ線１．１ 、！’、ｌｉレベルになる。又、メ
モリｆ−ツゾ＋′ｉｌ Ｉ／’！ ｆ；ｊ’ ”’Ｊ線
は、同様に処１１ｊされ、この状態でデツプＪＩｊ’ｊ
’：択（Ｔ弓を供給しＩＴる様（こむっている。本発明
（，１、Ｊ、ス１の構成から成るものである。
木光明装置は、メモリー−−１，ニラ１〜をシスｊ］＼
バスーツ−（＞ｈｓ Ｉら離脱さｌる場合には、前記ス
イッチング手段を作用さ１．！（、メモリー−−１ニッ
ト側の各悟翼線をシス７ムバスラインｌ）ｒ ＋う電気
的に切り凹１（）（Ｉ！ｌ！１インじ′−タンス状態ど
じ、１）１１記のゾルダウン抵抗又はゾルノ′ツーｆ抵
抗の角田に１．す、各伝弓線を接地レベル叉（、Ｌ高レ
ベルに保１．’ｌ Ｌ／、かつヂッｆ）１）式ＩＩＩ！
ｆＰ、シ３ ＋＝ Ｊ、−）（メ−しり−ニＩ−ツ１〜
をｊ゛−タバスラインから電気的（、二分離し、−での
１（、（大械的−二１ンクタ手段を分目（シてメ［リー
ーＩ−ツ１−をシスチン、ノヘスラインから分消しＪ、
うどＪるものである。
バスーツ−（＞ｈｓ Ｉら離脱さｌる場合には、前記ス
イッチング手段を作用さ１．！（、メモリー−−１ニッ
ト側の各悟翼線をシス７ムバスラインｌ）ｒ ＋う電気
的に切り凹１（）（Ｉ！ｌ！１インじ′−タンス状態ど
じ、１）１１記のゾルダウン抵抗又はゾルノ′ツーｆ抵
抗の角田に１．す、各伝弓線を接地レベル叉（、Ｌ高レ
ベルに保１．’ｌ Ｌ／、かつヂッｆ）１）式ＩＩＩ！
ｆＰ、シ３ ＋＝ Ｊ、−）（メ−しり−ニＩ−ツ１〜
をｊ゛−タバスラインから電気的（、二分離し、−での
１（、（大械的−二１ンクタ手段を分目（シてメ［リー
ーＩ−ツ１−をシスチン、ノヘスラインから分消しＪ、
うどＪるものである。
叉、装γ１４る弓含は、これと逆の探信を−１１なう。
このＩこめに、本発明装置にＪ、れば、′爪源を投入し
／、、： ：Ｊｌ、１．０Ｉ）Ｌノ側及びメ−しり−−
１−ツ１−に誤動作さＩＪることなく、メ〔リーー’Ｉ
ニットをシス７ムバスラインから削１１；（及び着１１
；２する゛」１がｉ’ｌ ｆｉｌ’−７：：ある。
／、、： ：Ｊｌ、１．０Ｉ）Ｌノ側及びメ−しり−−
１−ツ１−に誤動作さＩＪることなく、メ〔リーー’Ｉ
ニットをシス７ムバスラインから削１１；（及び着１１
；２する゛」１がｉ’ｌ ｆｉｌ’−７：：ある。
以Ｆ本発明をｊ；茄１刈に阜り“い（史に訂し・く述べ
る。
る。
図は、木光明に係る１！体的実施例を小づ電気的”ｌ：
ｉ ＩＩｆＪ保護装置の４１４成を示【］たブ［］ツク
グイＡ７グラムＣ゛ある。電気的”Ａ’ １１１ｇ 保
’ａ’ｉｉ Ｋ １ｆｆｆ ３０ ハ、ＶＩＣ＞ 機シ
ス−ｔ ｌ＼を本体部１０とメモリー１ニツ１〜２０ど
にブ）【ノた場合、両石に含まれ、メモリー Ｊ−ツ１
へ２０の各伝月線をシス−ツムバスラインに電気的（成
域的に接わ゛、する。電気的着１１（１保、１隻装置Ｎ
３０を除く、本体部は、演Ｃ９・制御を行なう中央処理
装置（Ｃ１）Ｕ）１１と、シス）１ノ、ブ［−１グラム
を内蔵し）Ｃ１＜０Ｍ１２及び、入出力装置１３、各測
定フ゛−夕を検出とづるレンリ゛群１’ｌ及び、これら
の）゛′−タ人出力部とＣｌ〕Ｕどの整合をどζ）入出
力、ｒンクフ」−ス１５から成っている。さら（ご、」
１、辿の１１１号（バ送路をＩＭ成りるシスデムハイラ
インは、制御ハス１６とデータバス１７どアドレスバス
１８と７）日ら成る。又、ン’１１１２開＆ｊ７スイツ
チ１９は、人出力インターフ１−ス１５を介しでｃ ｐ
Ｌノコ１ど接続され（おり、ＣＩ） Ｕ １１に着■
；２開始を知らｌる。
ｉ ＩＩｆＪ保護装置の４１４成を示【］たブ［］ツク
グイＡ７グラムＣ゛ある。電気的”Ａ’ １１１ｇ 保
’ａ’ｉｉ Ｋ １ｆｆｆ ３０ ハ、ＶＩＣ＞ 機シ
ス−ｔ ｌ＼を本体部１０とメモリー１ニツ１〜２０ど
にブ）【ノた場合、両石に含まれ、メモリー Ｊ−ツ１
へ２０の各伝月線をシス−ツムバスラインに電気的（成
域的に接わ゛、する。電気的着１１（１保、１隻装置Ｎ
３０を除く、本体部は、演Ｃ９・制御を行なう中央処理
装置（Ｃ１）Ｕ）１１と、シス）１ノ、ブ［−１グラム
を内蔵し）Ｃ１＜０Ｍ１２及び、入出力装置１３、各測
定フ゛−夕を検出とづるレンリ゛群１’ｌ及び、これら
の）゛′−タ人出力部とＣｌ〕Ｕどの整合をどζ）入出
力、ｒンクフ」−ス１５から成っている。さら（ご、」
１、辿の１１１号（バ送路をＩＭ成りるシスデムハイラ
インは、制御ハス１６とデータバス１７どアドレスバス
１８と７）日ら成る。又、ン’１１１２開＆ｊ７スイツ
チ１９は、人出力インターフ１−ス１５を介しでｃ ｐ
Ｌノコ１ど接続され（おり、ＣＩ） Ｕ １１に着■
；２開始を知らｌる。
一方、電気的首１（（保設菰１６３０を除く、メしリー
ーＴＪニツ１〜２０は、複数のメ１すｆツブ２２．’、
’３、及び離１１５２ ＋１．’ｌに記憶内容を雑持り
る電ン涼２５から成る。
ーＴＪニツ１〜２０は、複数のメ１すｆツブ２２．’、
’３、及び離１１５２ ＋１．’ｌに記憶内容を雑持り
る電ン涼２５から成る。
本発明に係る電気的Ｖ”ｉ ＩＩＩ＋！保訴装置３０は
、スリ一スラ−−トハッノノ・３１、用ネクタ３２を右
し′Ｃいる７、 スリース−Ｉ−−１〜バツフノア３１
の一次端］′は、木イホ部１０の制御ハス１（３、ｊ”
−タバス１７、）７１−レスバス１ 、（（の各１．−
ｉ舅わＲが人力されＣいる。
、スリ一スラ−−トハッノノ・３１、用ネクタ３２を右
し′Ｃいる７、 スリース−Ｉ−−１〜バツフノア３１
の一次端］′は、木イホ部１０の制御ハス１（３、ｊ”
−タバス１７、）７１−レスバス１ 、（（の各１．−
ｉ舅わＲが人力されＣいる。
スリースフ−１ヘハツノノ・３３′１の一次９に：：了
３１ ｂど」ネクタ３２の 次端了３２ ａ Ｃ，Ｌ各
イ９、ｇ線３３ａ。
３１ ｂど」ネクタ３２の 次端了３２ ａ Ｃ，Ｌ各
イ９、ｇ線３３ａ。
３３１＋ 、：ＶＨ： 、３ζ３（１等にＪ、ンＣ接わ
°１；される。
°１；される。
図中てれぞれの１、Ｊ目線（よ、制御バス、ノ′−タパ
ス、アドレスバスの 代表♀５ｊｊを示しくいる。８
（ｉ’、＋弓ｔ！ｊ！（，１、ゾルタウン１代抗：３’
ｌａ 、３’ｌｌ）、、’３’ＩＣ，３４（１を介Ｉ７
ζ接ＩＩ！ｌされている。
ス、アドレスバスの 代表♀５ｊｊを示しくいる。８
（ｉ’、＋弓ｔ！ｊ！（，１、ゾルタウン１代抗：３’
ｌａ 、３’ｌｌ）、、’３’ＩＣ，３４（１を介Ｉ７
ζ接ＩＩ！ｌされている。
カー、１？−フタ３２の一次端ｆ 、’３２１） Ｌま
、各メ［リーブ−ツブ２２．２３′８の☆ν）：了と各
１古弓線３５ａ ＝□ ３５） ｄに１Ｊ、）（接続さ
れ（いる。各１１ｊ８線は、ゾルタウン抵抗３３６ａ・
−Ｃ３０（Ｉによ一部て接地されている１、ア）・］ノ
スハス餘号線の一部を椙成りるチップレレク１−信シし
＃ｊ！ ＋３５ ｄは、インバータ３７をｆ（シ（メｔ
リヂッゾ２２ Ｑ） ＣＳ端丁に人力している。
、各メ［リーブ−ツブ２２．２３′８の☆ν）：了と各
１古弓線３５ａ ＝□ ３５） ｄに１Ｊ、）（接続さ
れ（いる。各１１ｊ８線は、ゾルタウン抵抗３３６ａ・
−Ｃ３０（Ｉによ一部て接地されている１、ア）・］ノ
スハス餘号線の一部を椙成りるチップレレク１−信シし
＃ｊ！ ＋３５ ｄは、インバータ３７をｆ（シ（メｔ
リヂッゾ２２ Ｑ） ＣＳ端丁に人力している。
本冗明の具（４＼的実施例に係る電気的ｎ ｌ１ｉｌ！
保設装置ζＣは、以上の’Ｒ’ｊ成かＩう成る。
保設装置ζＣは、以上の’Ｒ’ｊ成かＩう成る。
次に（の作用を説明りる。
ＣＩ’ Ｌ〕１１には首１１ｉ２開始スイップ−１９が
ｌ〕ン１脱開始制御１トシが人ツノされる。ＣＩ）ｌＪ
ｌｌはこの１八弓を２．リリ込み人力どしＣあるい【、
１、定１す］的に（二のスイッチの状態を監視リ−るこ
とにＪ、っＣ，？）麗開始スイッヂ１９がターンＡンし
たが合かをａ：、 現−＝ｒる。看ＩＢＭ聞始スーｒツ
チは、マイクロ−１ンピ」ターシスｊ−への外部人力喘
からマニコノフルに。１、リ−（イ′］動される。木信
弓が人力されるど、ＣＩ’） ＩＪ ４、ｊｌ一連のグ
１１クラム処理を完結した後、直ちにスリースノートハ
ッーノア３１に制御１，１月を出ツノＪる１、ズリ−ス
ラー１−バッノ７／３１はこのｃ１″Ｕがらの制御（、
＋８を人力しで、その−次端了３１ａとに次端」′３１
１）を弁理１し、二沙（Ｇ高子３１１Ｊを、１°ｂイン
ビータ゛ンスにする。このうら−次喘−ｒ側の１．）目
線／、−４１４成づるアドレスバスライン３３ＣＪｊＪ
、び制御パスライン３３ａは、ＣＰ Ｕ ｈｓ ＋らメ
ｔリー１−ｙｌ−７＼％出される１１方向性のバスであ
るため、スリースノー−１〜バ・ンフン・３１にＪ二っ
て万頭（されると、ゾルグラン抵抗３／ＩＣ，ｒ’＋４
ａににって、共に接地レベルに設定される＋４７ドレス
バスラインのうり、チップレレクト’Ｉｅｉｊ’３ ｔ
’、＋！ ３５ ｄが低レベルにイｆると、インバータ
３７を介（）でメモリーＪ−ツゾ２２のチップピレクト
喘ｒ（Ｃ３）は、１〔ｈレベルのＩπねが印加され、メ
しリーチツブ２２は非薫ＩＩ＜状態どなる。このために
メしリーチツブ２２のｊ′−少入力６み：目、Ｊ１、ｔ
′ｂインビーグンス状態とイＪ゛す、２゛−タバスラー
ｒンを形成りるイに１号わｉｔ ３５ ｂど電気的に分
離される。従っ（、プルタウン抵抗３ （３ｂを介しで
データバスラインーし接地レベルになる。以１−の作用
ｆ、ｍ 、Ｊ、−）−（、−］ネクタ３２の両端ｆ ３
２ ｃｌ及び３２１＋ １．１； 、ハに接地レベルに
なり、本体部１０側のシスアノ１パスラインあるいは、
メモリーユニツ１−側に何等電気的な作用を及ぼづ事が
’ｅＬい。従ってこの状態で１ネクタ３２を切り９ｙＡ
ｌ！ば、両名に何の影響をりえることもなくメモリー−
Ｌニラ１〜を離ｆ１５Ｊりることが（さる、、ぞしてこ
の状態（別のメモリー二ｌニツ１−を駅１′１シてるｒ
ｌｔ２間り（１スイッｉ−１９をオフにりることにＪ、
って、ぞの信′１３がＧ ｌ’） ｔＪｋ入ツノされ、
ＣＰＵはスリースデートバッフフッに制御１５１号を出
力し−Ｃ−次側と二次側を接続づる。、（の後、ＣＰＵ
は所定のブ１１グシノ、にぞ−って実行を開始りること
になる。
ｌ〕ン１脱開始制御１トシが人ツノされる。ＣＩ）ｌＪ
ｌｌはこの１八弓を２．リリ込み人力どしＣあるい【、
１、定１す］的に（二のスイッチの状態を監視リ−るこ
とにＪ、っＣ，？）麗開始スイッヂ１９がターンＡンし
たが合かをａ：、 現−＝ｒる。看ＩＢＭ聞始スーｒツ
チは、マイクロ−１ンピ」ターシスｊ−への外部人力喘
からマニコノフルに。１、リ−（イ′］動される。木信
弓が人力されるど、ＣＩ’） ＩＪ ４、ｊｌ一連のグ
１１クラム処理を完結した後、直ちにスリースノートハ
ッーノア３１に制御１，１月を出ツノＪる１、ズリ−ス
ラー１−バッノ７／３１はこのｃ１″Ｕがらの制御（、
＋８を人力しで、その−次端了３１ａとに次端」′３１
１）を弁理１し、二沙（Ｇ高子３１１Ｊを、１°ｂイン
ビータ゛ンスにする。このうら−次喘−ｒ側の１．）目
線／、−４１４成づるアドレスバスライン３３ＣＪｊＪ
、び制御パスライン３３ａは、ＣＰ Ｕ ｈｓ ＋らメ
ｔリー１−ｙｌ−７＼％出される１１方向性のバスであ
るため、スリースノー−１〜バ・ンフン・３１にＪ二っ
て万頭（されると、ゾルグラン抵抗３／ＩＣ，ｒ’＋４
ａににって、共に接地レベルに設定される＋４７ドレス
バスラインのうり、チップレレクト’Ｉｅｉｊ’３ ｔ
’、＋！ ３５ ｄが低レベルにイｆると、インバータ
３７を介（）でメモリーＪ−ツゾ２２のチップピレクト
喘ｒ（Ｃ３）は、１〔ｈレベルのＩπねが印加され、メ
しリーチツブ２２は非薫ＩＩ＜状態どなる。このために
メしリーチツブ２２のｊ′−少入力６み：目、Ｊ１、ｔ
′ｂインビーグンス状態とイＪ゛す、２゛−タバスラー
ｒンを形成りるイに１号わｉｔ ３５ ｂど電気的に分
離される。従っ（、プルタウン抵抗３ （３ｂを介しで
データバスラインーし接地レベルになる。以１−の作用
ｆ、ｍ 、Ｊ、−）−（、−］ネクタ３２の両端ｆ ３
２ ｃｌ及び３２１＋ １．１； 、ハに接地レベルに
なり、本体部１０側のシスアノ１パスラインあるいは、
メモリーユニツ１−側に何等電気的な作用を及ぼづ事が
’ｅＬい。従ってこの状態で１ネクタ３２を切り９ｙＡ
ｌ！ば、両名に何の影響をりえることもなくメモリー−
Ｌニラ１〜を離ｆ１５Ｊりることが（さる、、ぞしてこ
の状態（別のメモリー二ｌニツ１−を駅１′１シてるｒ
ｌｔ２間り（１スイッｉ−１９をオフにりることにＪ、
って、ぞの信′１３がＧ ｌ’） ｔＪｋ入ツノされ、
ＣＰＵはスリースデートバッフフッに制御１５１号を出
力し−Ｃ−次側と二次側を接続づる。、（の後、ＣＰＵ
は所定のブ１１グシノ、にぞ−って実行を開始りること
になる。
このため本発明装置にＪ、れぽ、引０わ°、い（ブ１１
グラムを実行りることか可能である。
グラムを実行りることか可能である。
以上の実施例で使用したインバータ３３７の代りに、ブ
ッグレレク１〜１５号線のみをブルアッフ゛（氏抗を介
して高レベル信号供給電）−ｌ ｉ１＋１ｉに１Σ１続
し、でｂ １−ツブ非選択伏目を作り出すことができる
。
ッグレレク１〜１５号線のみをブルアッフ゛（氏抗を介
して高レベル信号供給電）−ｌ ｉ１＋１ｉに１Σ１続
し、でｂ １−ツブ非選択伏目を作り出すことができる
。
以上型づるに本発明は、電源を落づこと４Ｃり、メモリ
ーユニツ１−をシステムパスラインに＠着脱するのに際
し誤動作を防止り−る（１１な回路を設（〕たらのぐあ
る。従って、Ａ発明装置ｆＸは、電源を投入し！ごまま
で゛メモリーニｌニツ１−を自１１ンｊ ｎｉ２するこ
とができるのＣ１再現性の乏しい故障が多い自動車搭載
の＝Ｉンビー１−タシスデムの故障発見に効果を５を揮
Ｊる。
ーユニツ１−をシステムパスラインに＠着脱するのに際
し誤動作を防止り−る（１１な回路を設（〕たらのぐあ
る。従って、Ａ発明装置ｆＸは、電源を投入し！ごまま
で゛メモリーニｌニツ１−を自１１ンｊ ｎｉ２するこ
とができるのＣ１再現性の乏しい故障が多い自動車搭載
の＝Ｉンビー１−タシスデムの故障発見に効果を５を揮
Ｊる。
図は、本発明装置の一実施例に係る電気的Ｍ ＩＩｆ２
保調装置の具体的描成を示したゾＵ’ｌツクダ１７グラ
ノ、 Ｃ（偽 る 、。 １１・・・・・・ＣＩ’Ｕ ３３１・・・・・・スリース°ｉ−トハッノＩ３／Ｉａ
−３／Ｉｃ 、３６８ へ、：３Ｇｔｌ −・−＝プル
ダウ２へ氏１八 Ｊ３２・・・・・・」ネククー ２Ｑ・・・・・メ１−リーーＪ−ツ１−２５・・・・・
・ハラフリー ｔｒｉ ３’ｌ出願人 １１不電装十二に式会？［
代理人 弁理１ 入用 宏 同 弁理１ 胚谷 Ｉ【
保調装置の具体的描成を示したゾＵ’ｌツクダ１７グラ
ノ、 Ｃ（偽 る 、。 １１・・・・・・ＣＩ’Ｕ ３３１・・・・・・スリース°ｉ−トハッノＩ３／Ｉａ
−３／Ｉｃ 、３６８ へ、：３Ｇｔｌ −・−＝プル
ダウ２へ氏１八 Ｊ３２・・・・・・」ネククー ２Ｑ・・・・・メ１−リーーＪ−ツ１−２５・・・・・
・ハラフリー ｔｒｉ ３’ｌ出願人 １１不電装十二に式会？［
代理人 弁理１ 入用 宏 同 弁理１ 胚谷 Ｉ【
Claims (2)
- （１） −？ｙ＜ Ｏｉ：ｉ了が、９１粋１ｊ（シスシ
ムに、１３（〕る共通の１．、ｉ号伝送路で゛あるシス
デムバスに接続され、制御（ｄｉ弓に応しく、−二次端
子が該シスツムバスと、電気的に接続し又は分）准づる
スイップングｆ段を右し、」記スｒツブーンク下段の一
次娼：了仰ｊには、（成域的に接続、分離し１７る＝１
ネクタ手段が接続され、該１：？一クタ丁ｒ９の一次及
び二次端子側の対応づる信＞〕線（，１、同し／＼ル（
、二あり、各信号線は、抵抗を介り、 （’ ＋８刑さ
れ、或は、抵抗を介しく畠レベル１ハ２）（共給゛市月
−洲！にＩ′？ｉＷｔされ、各メしリチップ゛のヂップ
レレク１〜（ｉｌｉ ；’ｉを実選択侶月どし、該二１
ネクタ手’＋ （、ｊＪ Ｏ）−次輻：了【、１２、メ
モリーユニット・の各信号線が接続され（いるメモリー
−１ニツ１−の電気的着［１１２保占’Ａ ￥ｑ ｆｆ
’Ｔ 。 - （２）前記スーｒツー１ング手段は、制御信号を入力し
た＋１．Ｏｉに、二次端Ｔ出力インピーダンスを高イン
ピーダンスに保持し、制御イ乙８を入力しイｌ−い１１
ｈは、−次側論理信号を二次側に伝遂り−る機能を右り
るスリース゛アー１−バツフン・かう成ることを特徴と
する特許請求の範囲第１項記載のメしリーユーッ１−の
電気約６ｎ（（保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154287A JPS5945697A (ja) | 1982-09-03 | 1982-09-03 | メモリ−ユニツトの電気的着脱保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154287A JPS5945697A (ja) | 1982-09-03 | 1982-09-03 | メモリ−ユニツトの電気的着脱保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5945697A true JPS5945697A (ja) | 1984-03-14 |
Family
ID=15580843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57154287A Pending JPS5945697A (ja) | 1982-09-03 | 1982-09-03 | メモリ−ユニツトの電気的着脱保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945697A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134714A (ja) * | 1985-12-06 | 1987-06-17 | Matsushita Electric Ind Co Ltd | インタ−フエ−ス回路 |
| US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
-
1982
- 1982-09-03 JP JP57154287A patent/JPS5945697A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134714A (ja) * | 1985-12-06 | 1987-06-17 | Matsushita Electric Ind Co Ltd | インタ−フエ−ス回路 |
| US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6918068B2 (en) | Fault-tolerant communications system and associated methods | |
| JPH0584924B2 (ja) | ||
| EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
| JPS5945697A (ja) | メモリ−ユニツトの電気的着脱保護装置 | |
| JP2505032B2 (ja) | 半導体集積回路 | |
| JPS589445B2 (ja) | 二重化バス回路 | |
| JPS6041845A (ja) | 回線接続方式 | |
| JPS5924327A (ja) | 分散形優先選択装置 | |
| JP2749417B2 (ja) | 優先制御回路 | |
| JPH07141303A (ja) | 並列計算機 | |
| JP3769986B2 (ja) | 電子システム | |
| JPS5896325A (ja) | デ−タ処理装置 | |
| JPS6113627B2 (ja) | ||
| JPS58134358A (ja) | プロセツサ制御方式 | |
| JPS59135527A (ja) | システムバス方式 | |
| JPS61235927A (ja) | バスインタ−フエ−ス回路 | |
| JPS63136141A (ja) | 障害処理方式 | |
| JPS5844513A (ja) | 出力基板 | |
| JPS63115240A (ja) | 障害検出方式 | |
| EP0260793A3 (en) | Bidirectional data bus | |
| CS209399B1 (cs) | Zapojení pro detekcí chybné adresy | |
| JPS6149261A (ja) | 付加ユニツト識別方法 | |
| JPH04215139A (ja) | 主記憶バス制御情報異常検出機構 | |
| JPS63182761A (ja) | バス診断方式 | |
| JPH01162435A (ja) | 妨害電波防止回路 |