JPS5945697A - メモリ−ユニツトの電気的着脱保護装置 - Google Patents
メモリ−ユニツトの電気的着脱保護装置Info
- Publication number
- JPS5945697A JPS5945697A JP57154287A JP15428782A JPS5945697A JP S5945697 A JPS5945697 A JP S5945697A JP 57154287 A JP57154287 A JP 57154287A JP 15428782 A JP15428782 A JP 15428782A JP S5945697 A JPS5945697 A JP S5945697A
- Authority
- JP
- Japan
- Prior art keywords
- detachment
- attachment
- connector
- memory
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子HL f’l−1幾シスフムにJンいし
、給電したまま、メ[リーユニツ1〜をシスjムバスノ
インに誤動作なく、?70t2 L/ i”、)るj3
iにしノこメLリーーIニッ1−の電気的着1111保
設装置に関りる。
、給電したまま、メ[リーユニツ1〜をシスjムバスノ
インに誤動作なく、?70t2 L/ i”、)るj3
iにしノこメLリーーIニッ1−の電気的着1111保
設装置に関りる。
従来、電子調停(幾システl\にdiい−(、メしり一
コーーツ1〜をシスブムバスラ・インl\1に杖し叉1
.L 5Ill Ij+1りるには、電源を切断してこ
れを行・−ン(いlこ。これは、仏門の送受信中に、(
、へ8線が遮断され、でのため、両分離系統に誤動作を
Ijえるのを防止りるため゛(ある、。
コーーツ1〜をシスブムバスラ・インl\1に杖し叉1
.L 5Ill Ij+1りるには、電源を切断してこ
れを行・−ン(いlこ。これは、仏門の送受信中に、(
、へ8線が遮断され、でのため、両分離系統に誤動作を
Ijえるのを防止りるため゛(ある、。
ところが、電源を切断し′(メモリー−【−ツトを首I
B2−Jるど電源を供給しr、1月起動をか(Jた11
、Iに、h(粋j凋は、初!tlJ状態に戻るために、
必ずしも望ましいもので(よなかった。
B2−Jるど電源を供給しr、1月起動をか(Jた11
、Iに、h(粋j凋は、初!tlJ状態に戻るために、
必ずしも望ましいもので(よなかった。
例えば、自動中の−[ンシンのユニ1ント1]−ルシス
ノムにJ3い(、ξの・ンリ部分、゛山気装置及び、そ
の他の電気的接続部分に起因りる故I?トは、自動車の
撮動及び熱変動のために、再現性の乏しい過渡的な故l
idが多い。111現性に乏しいために、修理]−揚/
+1.’rに、人111+ L/ C1故障を発見し、
直埋づること【、1、国ゲ114Y揚含がdうる1、さ
らにG、L、過渡的な故Pi+状態におい℃、いl′5
早く故障を発見し、定富的A’g 1!+ンを未然に防
J、1. Jることも心弁(・あKl 。
ノムにJ3い(、ξの・ンリ部分、゛山気装置及び、そ
の他の電気的接続部分に起因りる故I?トは、自動車の
撮動及び熱変動のために、再現性の乏しい過渡的な故l
idが多い。111現性に乏しいために、修理]−揚/
+1.’rに、人111+ L/ C1故障を発見し、
直埋づること【、1、国ゲ114Y揚含がdうる1、さ
らにG、L、過渡的な故Pi+状態におい℃、いl′5
早く故障を発見し、定富的A’g 1!+ンを未然に防
J、1. Jることも心弁(・あKl 。
にぐ、本発明右らは、この様な自i1U+中に15戟さ
れた? =(’/ l−1−,1ノビ−1−タシ、’)
* / L IコJJ イCCAL %叩1°’i f
lii iす自しなり一トライ1−メしり−−−1−・
71〜を、1艮1ノる0どを提案りる1、即ちli+−
書が光イ1した11)貞にd3い(、このメしり−Jニ
ツ1〜を14tし、マイク「1−」ンピJ−タシス]ム
を起動8け−C1該メしリ−(5二各杆の測定データを
浩梢しく、C]現性の乏しい故障−j−夕を一ノップリ
ーる。1糸11、このメモリーユーツ1へを回収し11
<叩−IHj易にJ3いて、蓄積されたデータを解11
蒼シ、障害を発見りる手法を本発明老らは捉案りる。
れた? =(’/ l−1−,1ノビ−1−タシ、’)
* / L IコJJ イCCAL %叩1°’i f
lii iす自しなり一トライ1−メしり−−−1−・
71〜を、1艮1ノる0どを提案りる1、即ちli+−
書が光イ1した11)貞にd3い(、このメしり−Jニ
ツ1〜を14tし、マイク「1−」ンピJ−タシス]ム
を起動8け−C1該メしリ−(5二各杆の測定データを
浩梢しく、C]現性の乏しい故障−j−夕を一ノップリ
ーる。1糸11、このメモリーユーツ1へを回収し11
<叩−IHj易にJ3いて、蓄積されたデータを解11
蒼シ、障害を発見りる手法を本発明老らは捉案りる。
r’J’ Jtl!性の乏しい−1(陣を感知Jるには
、Iンジンを切らザ(ご、シスアム全体の給電を止める
事なく、メモリーをpI+ 1lx7装置7 %あるい
は1ζ(1脱りることができることが望ましい。しかし
ながら、給?!、i l、 /、:まま、これをijう
ど、シスIムバスラインに生じる制御及びγ−タ信弓、
あるい【よ、離着111J ll、’lにシスデムバス
ライン」−に清心される釘1音偕尼のIJめに、誤動作
の原因(ご<Kす、メモリーユニツ1〜の記憶内容を6
皮1喪づる。
、Iンジンを切らザ(ご、シスアム全体の給電を止める
事なく、メモリーをpI+ 1lx7装置7 %あるい
は1ζ(1脱りることができることが望ましい。しかし
ながら、給?!、i l、 /、:まま、これをijう
ど、シスIムバスラインに生じる制御及びγ−タ信弓、
あるい【よ、離着111J ll、’lにシスデムバス
ライン」−に清心される釘1音偕尼のIJめに、誤動作
の原因(ご<Kす、メモリーユニツ1〜の記憶内容を6
皮1喪づる。
そこC゛本光明は、この様な欠員を防11−シ、シス1
ムに給電したよまC1電気的に誤αilJ作’j <、
メしり一1ニツ1〜をシスjムバスl\1トi、“1.
シ、又は、因t ll1J Mることかでさる様な電気
的着11ii (定設装置、9.1を供給1ノることを
目的どりる。
ムに給電したよまC1電気的に誤αilJ作’j <、
メしり一1ニツ1〜をシスjムバスl\1トi、“1.
シ、又は、因t ll1J Mることかでさる様な電気
的着11ii (定設装置、9.1を供給1ノることを
目的どりる。
即ら、木托明は、−次端fが、^I’>T’低シスJ゛
ムにJヌする几通の信昂伝′J:Av))C′あるシス
i1\ハスに接続され、制御イ115〕にlli51;
’(’ 、 −次端J′が該シスアムバスと、電気
的に接わcし叉(ま分1’a−Jるスイツブング手段を
有し、上記スイッ升ング「段の一次端子側には、(浅域
的に接続、分阿1. L、 q:jる−1ネクタ手段が
接続さ4z、該−1,?−クタ手段の一次及び二次l)
;H子側の対応りる(ili +’;線は+i+レベル
にあり、各信号fi目31、抵抗を介し−(接地され、
或は、抵抗を介しU j?、%レベルL; ”J ll
(給電jfiIK1に接ゎ”こされ、各メモリチップの
チップ[!レク+−iy弓を)1選択伝弓とし、該−1
,ンクウ丁I没(υ−次端了【よ、メしり−、I−ツ1
〜の各イi)弓か5;jが]音わ、:されているン(し
り−−1−ツ]・の電気的首IBJ保設〕・ζ首が1う
成る、。
ムにJヌする几通の信昂伝′J:Av))C′あるシス
i1\ハスに接続され、制御イ115〕にlli51;
’(’ 、 −次端J′が該シスアムバスと、電気
的に接わcし叉(ま分1’a−Jるスイツブング手段を
有し、上記スイッ升ング「段の一次端子側には、(浅域
的に接続、分阿1. L、 q:jる−1ネクタ手段が
接続さ4z、該−1,?−クタ手段の一次及び二次l)
;H子側の対応りる(ili +’;線は+i+レベル
にあり、各信号fi目31、抵抗を介し−(接地され、
或は、抵抗を介しU j?、%レベルL; ”J ll
(給電jfiIK1に接ゎ”こされ、各メモリチップの
チップ[!レク+−iy弓を)1選択伝弓とし、該−1
,ンクウ丁I没(υ−次端了【よ、メしり−、I−ツ1
〜の各イi)弓か5;jが]音わ、:されているン(し
り−−1−ツ]・の電気的首IBJ保設〕・ζ首が1う
成る、。
ここでシス)ノ、ハスIJ、 般にol) tJがメ1
.リー11)入出力装置のバッフIレンスクを指定iパ
lJ6するイ1讐月を送出りるアドレスバスと、各種の
制御311 (;:34を伝送する制御ハス及びメ七り
−(!:: Cp tJの間(−ノークの交J5’+
’Ia−行一うj−ターハスとがら成る1゜ス□07−
f−ング不段とは、制御信3シを人カブることにJ、−
ノー(、−次・)シ1;j′と、−次91、ii’J’
が切り前される様な回路手段(ある。1≦・1えぽリレ
ー、リードスイツf、11\1゛カッシフ賓のアJ r
、Jグスイッチ、あるいは望61、しい実施態4,1ど
しく)<げたスリースデー1〜のバッファかH,−、4
t、+、成1−ることが(キる。スリースアートバッハ
、・どは、制御f、−)づが例えば低レベルにあるとき
には、−次娼:了と、二次輻:了を分出11し、−次端
子側を1.Q、インビーグンス状態にし、逆に^レベル
制御信号が人力′りると、 次側と二次側が電気的に接
続され一次端子側の論理(rj j−3をそのま)11
、又は反転して、二次端子(1!1目J出力刀る装買(
゛ある。 T−4ネクタ丁段と(よ、各(ij シ’J
線を拭械的にシス−7ムパスh日う分冊、あるい(よ接
続し1′:する様な4111造のしのである5、その形
状機構に(,1、限定され4Tい。信号線をJXX地合
抵抗とは、い4つゆる1ルダウン抵抗のことC゛あり、
信号線が高インピーダンスにイ1−)た場合に(,1、
プルダウンIl(抗4−介して化8線GJ 、接地レベ
ルになる。同じく、1、jシシ線を昌1〕l\ル信月供
給電圧源にJ8わ°cりるII(+7’Lと【、上、い
わゆるゾル)7ツブ抵抗のことCI:Iうり、1、))
う線が昌インビーグンスにイ【つたと、)に、fi:i
”It線1.1 、!’、liレベルになる。又、メ
モリf−ツゾ+′il I/’! f;j’ ”’J線
は、同様に処11jされ、この状態でデツプJIj’j
’:択(T弓を供給しITる様(こむっている。本発明
(,1、J、ス1の構成から成るものである。
.リー11)入出力装置のバッフIレンスクを指定iパ
lJ6するイ1讐月を送出りるアドレスバスと、各種の
制御311 (;:34を伝送する制御ハス及びメ七り
−(!:: Cp tJの間(−ノークの交J5’+
’Ia−行一うj−ターハスとがら成る1゜ス□07−
f−ング不段とは、制御信3シを人カブることにJ、−
ノー(、−次・)シ1;j′と、−次91、ii’J’
が切り前される様な回路手段(ある。1≦・1えぽリレ
ー、リードスイツf、11\1゛カッシフ賓のアJ r
、Jグスイッチ、あるいは望61、しい実施態4,1ど
しく)<げたスリースデー1〜のバッファかH,−、4
t、+、成1−ることが(キる。スリースアートバッハ
、・どは、制御f、−)づが例えば低レベルにあるとき
には、−次娼:了と、二次輻:了を分出11し、−次端
子側を1.Q、インビーグンス状態にし、逆に^レベル
制御信号が人力′りると、 次側と二次側が電気的に接
続され一次端子側の論理(rj j−3をそのま)11
、又は反転して、二次端子(1!1目J出力刀る装買(
゛ある。 T−4ネクタ丁段と(よ、各(ij シ’J
線を拭械的にシス−7ムパスh日う分冊、あるい(よ接
続し1′:する様な4111造のしのである5、その形
状機構に(,1、限定され4Tい。信号線をJXX地合
抵抗とは、い4つゆる1ルダウン抵抗のことC゛あり、
信号線が高インピーダンスにイ1−)た場合に(,1、
プルダウンIl(抗4−介して化8線GJ 、接地レベ
ルになる。同じく、1、jシシ線を昌1〕l\ル信月供
給電圧源にJ8わ°cりるII(+7’Lと【、上、い
わゆるゾル)7ツブ抵抗のことCI:Iうり、1、))
う線が昌インビーグンスにイ【つたと、)に、fi:i
”It線1.1 、!’、liレベルになる。又、メ
モリf−ツゾ+′il I/’! f;j’ ”’J線
は、同様に処11jされ、この状態でデツプJIj’j
’:択(T弓を供給しITる様(こむっている。本発明
(,1、J、ス1の構成から成るものである。
木光明装置は、メモリー−−1,ニラ1〜をシスj]\
バスーツ−(>hs Iら離脱さlる場合には、前記ス
イッチング手段を作用さ1.!(、メモリー−−1ニッ
ト側の各悟翼線をシス7ムバスラインl)r +う電気
的に切り凹1()(I!l!1インじ′−タンス状態ど
じ、1)11記のゾルダウン抵抗又はゾルノ′ツーf抵
抗の角田に1.す、各伝弓線を接地レベル叉(、L高レ
ベルに保1.’l L/、かつヂッf)1)式III!
fP、シ3 += J、−)(メ−しり−ニI−ツ1〜
をj゛−タバスラインから電気的(、二分離し、−での
1(、(大械的−二1ンクタ手段を分目(シてメ[リー
ーI−ツ1−をシスチン、ノヘスラインから分消しJ、
うどJるものである。
バスーツ−(>hs Iら離脱さlる場合には、前記ス
イッチング手段を作用さ1.!(、メモリー−−1ニッ
ト側の各悟翼線をシス7ムバスラインl)r +う電気
的に切り凹1()(I!l!1インじ′−タンス状態ど
じ、1)11記のゾルダウン抵抗又はゾルノ′ツーf抵
抗の角田に1.す、各伝弓線を接地レベル叉(、L高レ
ベルに保1.’l L/、かつヂッf)1)式III!
fP、シ3 += J、−)(メ−しり−ニI−ツ1〜
をj゛−タバスラインから電気的(、二分離し、−での
1(、(大械的−二1ンクタ手段を分目(シてメ[リー
ーI−ツ1−をシスチン、ノヘスラインから分消しJ、
うどJるものである。
叉、装γ14る弓含は、これと逆の探信を−11なう。
このIこめに、本発明装置にJ、れば、′爪源を投入し
/、、: :Jl、1.0I)Lノ側及びメ−しり−−
1−ツ1−に誤動作さIJることなく、メ〔リーー’I
ニットをシス7ムバスラインから削11;(及び着11
;2する゛」1がi’l fil’−7::ある。
/、、: :Jl、1.0I)Lノ側及びメ−しり−−
1−ツ1−に誤動作さIJることなく、メ〔リーー’I
ニットをシス7ムバスラインから削11;(及び着11
;2する゛」1がi’l fil’−7::ある。
以F本発明をj;茄1刈に阜り“い(史に訂し・く述べ
る。
る。
図は、木光明に係る1!体的実施例を小づ電気的”l:
i IIfJ保護装置の414成を示【]たブ[]ツク
グイA7グラムC゛ある。電気的”A’ 111g 保
’a’ii K 1fff 30 ハ、VIC> 機シ
ス−t l\を本体部10とメモリー1ニツ1〜20ど
にブ)【ノた場合、両石に含まれ、メモリー J−ツ1
へ20の各伝月線をシス−ツムバスラインに電気的(成
域的に接わ゛、する。電気的着11(1保、1隻装置N
30を除く、本体部は、演C9・制御を行なう中央処理
装置(C1)U)11と、シス)1ノ、ブ[−1グラム
を内蔵し)C1<0M12及び、入出力装置13、各測
定フ゛−夕を検出とづるレンリ゛群1’l及び、これら
の)゛′−タ人出力部とCl〕Uどの整合をどζ)入出
力、rンクフ」−ス15から成っている。さら(ご、」
1、辿の111号(バ送路をIM成りるシスデムハイラ
インは、制御ハス16とデータバス17どアドレスバス
18と7)日ら成る。又、ン’1112開&j7スイツ
チ19は、人出力インターフ1−ス15を介しでc p
Lノコ1ど接続され(おり、CI) U 11に着■
;2開始を知らlる。
i IIfJ保護装置の414成を示【]たブ[]ツク
グイA7グラムC゛ある。電気的”A’ 111g 保
’a’ii K 1fff 30 ハ、VIC> 機シ
ス−t l\を本体部10とメモリー1ニツ1〜20ど
にブ)【ノた場合、両石に含まれ、メモリー J−ツ1
へ20の各伝月線をシス−ツムバスラインに電気的(成
域的に接わ゛、する。電気的着11(1保、1隻装置N
30を除く、本体部は、演C9・制御を行なう中央処理
装置(C1)U)11と、シス)1ノ、ブ[−1グラム
を内蔵し)C1<0M12及び、入出力装置13、各測
定フ゛−夕を検出とづるレンリ゛群1’l及び、これら
の)゛′−タ人出力部とCl〕Uどの整合をどζ)入出
力、rンクフ」−ス15から成っている。さら(ご、」
1、辿の111号(バ送路をIM成りるシスデムハイラ
インは、制御ハス16とデータバス17どアドレスバス
18と7)日ら成る。又、ン’1112開&j7スイツ
チ19は、人出力インターフ1−ス15を介しでc p
Lノコ1ど接続され(おり、CI) U 11に着■
;2開始を知らlる。
一方、電気的首1((保設菰1630を除く、メしリー
ーTJニツ1〜20は、複数のメ1すfツブ22.’、
’3、及び離1152 +1.’lに記憶内容を雑持り
る電ン涼25から成る。
ーTJニツ1〜20は、複数のメ1すfツブ22.’、
’3、及び離1152 +1.’lに記憶内容を雑持り
る電ン涼25から成る。
本発明に係る電気的V”i III+!保訴装置30は
、スリ一スラ−−トハッノノ・31、用ネクタ32を右
し′Cいる7、 スリース−I−−1〜バツフノア31
の一次端]′は、木イホ部10の制御ハス1(3、j”
−タバス17、)71−レスバス1 、((の各1.−
i舅わRが人力されCいる。
、スリ一スラ−−トハッノノ・31、用ネクタ32を右
し′Cいる7、 スリース−I−−1〜バツフノア31
の一次端]′は、木イホ部10の制御ハス1(3、j”
−タバス17、)71−レスバス1 、((の各1.−
i舅わRが人力されCいる。
スリースフ−1ヘハツノノ・33′1の一次9に::了
31 bど」ネクタ32の 次端了32 a C,L各
イ9、g線33a。
31 bど」ネクタ32の 次端了32 a C,L各
イ9、g線33a。
331+ 、:VH: 、3ζ3(1等にJ、ンC接わ
°1;される。
°1;される。
図中てれぞれの1、J目線(よ、制御バス、ノ′−タパ
ス、アドレスバスの 代表♀5jjを示しくいる。8
(i’、+弓t!j!(,1、ゾルタウン1代抗:3’
la 、3’ll)、、’3’IC,34(1を介I7
ζ接II!lされている。
ス、アドレスバスの 代表♀5jjを示しくいる。8
(i’、+弓t!j!(,1、ゾルタウン1代抗:3’
la 、3’ll)、、’3’IC,34(1を介I7
ζ接II!lされている。
カー、1?−フタ32の一次端f 、’321) Lま
、各メ[リーブ−ツブ22.23′8の☆ν):了と各
1古弓線35a =□ 35) dに1J、)(接続さ
れ(いる。各11j8線は、ゾルタウン抵抗336a・
−C30(Iによ一部て接地されている1、ア)・]ノ
スハス餘号線の一部を椙成りるチップレレク1−信シし
#j! +35 dは、インバータ37をf(シ(メt
リヂッゾ22 Q) CS端丁に人力している。
、各メ[リーブ−ツブ22.23′8の☆ν):了と各
1古弓線35a =□ 35) dに1J、)(接続さ
れ(いる。各11j8線は、ゾルタウン抵抗336a・
−C30(Iによ一部て接地されている1、ア)・]ノ
スハス餘号線の一部を椙成りるチップレレク1−信シし
#j! +35 dは、インバータ37をf(シ(メt
リヂッゾ22 Q) CS端丁に人力している。
本冗明の具(4\的実施例に係る電気的n l1il!
保設装置ζCは、以上の’R’j成かIう成る。
保設装置ζCは、以上の’R’j成かIう成る。
次に(の作用を説明りる。
CI’ L〕11には首11i2開始スイップ−19が
l〕ン1脱開始制御1トシが人ツノされる。CI)lJ
llはこの1八弓を2.リリ込み人力どしCあるい【、
1、定1す]的に(二のスイッチの状態を監視リ−るこ
とにJ、っC,?)麗開始スイッヂ19がターンAンし
たが合かをa:、 現−=rる。看IBM聞始スーrツ
チは、マイクロ−1ンピ」ターシスj−への外部人力喘
からマニコノフルに。1、リ−(イ′]動される。木信
弓が人力されるど、CI’) IJ 4、jl一連のグ
11クラム処理を完結した後、直ちにスリースノートハ
ッーノア31に制御1,1月を出ツノJる1、ズリ−ス
ラー1−バッノ7/31はこのc1″Uがらの制御(、
+8を人力しで、その−次端了31aとに次端」′31
1)を弁理1し、二沙(G高子311Jを、1°bイン
ビータ゛ンスにする。このうら−次喘−r側の1.)目
線/、−414成づるアドレスバスライン33CJjJ
、び制御パスライン33aは、CP U hs +らメ
tリー1−yl−7\%出される11方向性のバスであ
るため、スリースノー−1〜バ・ンフン・31にJ二っ
て万頭(されると、ゾルグラン抵抗3/IC,r’+4
aににって、共に接地レベルに設定される+47ドレス
バスラインのうり、チップレレクト’Ieij’3 t
’、+! 35 dが低レベルにイfると、インバータ
37を介()でメモリーJ−ツゾ22のチップピレクト
喘r(C3)は、1〔hレベルのIπねが印加され、メ
しリーチツブ22は非薫II<状態どなる。このために
メしリーチツブ22のj′−少入力6み:目、J1、t
′bインビーグンス状態とイJ゛す、2゛−タバスラー
rンを形成りるイに1号わit 35 bど電気的に分
離される。従っ(、プルタウン抵抗3 (3bを介しで
データバスラインーし接地レベルになる。以1−の作用
f、m 、J、−)−(、−]ネクタ32の両端f 3
2 cl及び321+ 1.1; 、ハに接地レベルに
なり、本体部10側のシスアノ1パスラインあるいは、
メモリーユニツ1−側に何等電気的な作用を及ぼづ事が
’eLい。従ってこの状態で1ネクタ32を切り9yA
l!ば、両名に何の影響をりえることもなくメモリー−
Lニラ1〜を離f15Jりることが(さる、、ぞしてこ
の状態(別のメモリー二lニツ1−を駅1′1シてるr
lt2間り(1スイッi−19をオフにりることにJ、
って、ぞの信′13がG l’) tJk入ツノされ、
CPUはスリースデートバッフフッに制御151号を出
力し−C−次側と二次側を接続づる。、(の後、CPU
は所定のブ11グシノ、にぞ−って実行を開始りること
になる。
l〕ン1脱開始制御1トシが人ツノされる。CI)lJ
llはこの1八弓を2.リリ込み人力どしCあるい【、
1、定1す]的に(二のスイッチの状態を監視リ−るこ
とにJ、っC,?)麗開始スイッヂ19がターンAンし
たが合かをa:、 現−=rる。看IBM聞始スーrツ
チは、マイクロ−1ンピ」ターシスj−への外部人力喘
からマニコノフルに。1、リ−(イ′]動される。木信
弓が人力されるど、CI’) IJ 4、jl一連のグ
11クラム処理を完結した後、直ちにスリースノートハ
ッーノア31に制御1,1月を出ツノJる1、ズリ−ス
ラー1−バッノ7/31はこのc1″Uがらの制御(、
+8を人力しで、その−次端了31aとに次端」′31
1)を弁理1し、二沙(G高子311Jを、1°bイン
ビータ゛ンスにする。このうら−次喘−r側の1.)目
線/、−414成づるアドレスバスライン33CJjJ
、び制御パスライン33aは、CP U hs +らメ
tリー1−yl−7\%出される11方向性のバスであ
るため、スリースノー−1〜バ・ンフン・31にJ二っ
て万頭(されると、ゾルグラン抵抗3/IC,r’+4
aににって、共に接地レベルに設定される+47ドレス
バスラインのうり、チップレレクト’Ieij’3 t
’、+! 35 dが低レベルにイfると、インバータ
37を介()でメモリーJ−ツゾ22のチップピレクト
喘r(C3)は、1〔hレベルのIπねが印加され、メ
しリーチツブ22は非薫II<状態どなる。このために
メしリーチツブ22のj′−少入力6み:目、J1、t
′bインビーグンス状態とイJ゛す、2゛−タバスラー
rンを形成りるイに1号わit 35 bど電気的に分
離される。従っ(、プルタウン抵抗3 (3bを介しで
データバスラインーし接地レベルになる。以1−の作用
f、m 、J、−)−(、−]ネクタ32の両端f 3
2 cl及び321+ 1.1; 、ハに接地レベルに
なり、本体部10側のシスアノ1パスラインあるいは、
メモリーユニツ1−側に何等電気的な作用を及ぼづ事が
’eLい。従ってこの状態で1ネクタ32を切り9yA
l!ば、両名に何の影響をりえることもなくメモリー−
Lニラ1〜を離f15Jりることが(さる、、ぞしてこ
の状態(別のメモリー二lニツ1−を駅1′1シてるr
lt2間り(1スイッi−19をオフにりることにJ、
って、ぞの信′13がG l’) tJk入ツノされ、
CPUはスリースデートバッフフッに制御151号を出
力し−C−次側と二次側を接続づる。、(の後、CPU
は所定のブ11グシノ、にぞ−って実行を開始りること
になる。
このため本発明装置にJ、れぽ、引0わ°、い(ブ11
グラムを実行りることか可能である。
グラムを実行りることか可能である。
以上の実施例で使用したインバータ337の代りに、ブ
ッグレレク1〜15号線のみをブルアッフ゛(氏抗を介
して高レベル信号供給電)−l i1+1iに1Σ1続
し、でb 1−ツブ非選択伏目を作り出すことができる
。
ッグレレク1〜15号線のみをブルアッフ゛(氏抗を介
して高レベル信号供給電)−l i1+1iに1Σ1続
し、でb 1−ツブ非選択伏目を作り出すことができる
。
以上型づるに本発明は、電源を落づこと4Cり、メモリ
ーユニツ1−をシステムパスラインに@着脱するのに際
し誤動作を防止り−る(11な回路を設(〕たらのぐあ
る。従って、A発明装置fXは、電源を投入し!ごまま
で゛メモリーニlニツ1−を自11ンj ni2するこ
とができるのC1再現性の乏しい故障が多い自動車搭載
の=Iンビー1−タシスデムの故障発見に効果を5を揮
Jる。
ーユニツ1−をシステムパスラインに@着脱するのに際
し誤動作を防止り−る(11な回路を設(〕たらのぐあ
る。従って、A発明装置fXは、電源を投入し!ごまま
で゛メモリーニlニツ1−を自11ンj ni2するこ
とができるのC1再現性の乏しい故障が多い自動車搭載
の=Iンビー1−タシスデムの故障発見に効果を5を揮
Jる。
図は、本発明装置の一実施例に係る電気的M IIf2
保調装置の具体的描成を示したゾU’lツクダ17グラ
ノ、 C(偽 る 、。 11・・・・・・CI’U 331・・・・・・スリース°i−トハッノI3/Ia
−3/Ic 、368 へ、:3Gtl −・−=プル
ダウ2へ氏1八 J32・・・・・・」ネククー 2Q・・・・・メ1−リーーJ−ツ1−25・・・・・
・ハラフリー tri 3’l出願人 11不電装十二に式会?[
代理人 弁理1 入用 宏 同 弁理1 胚谷 I【
保調装置の具体的描成を示したゾU’lツクダ17グラ
ノ、 C(偽 る 、。 11・・・・・・CI’U 331・・・・・・スリース°i−トハッノI3/Ia
−3/Ic 、368 へ、:3Gtl −・−=プル
ダウ2へ氏1八 J32・・・・・・」ネククー 2Q・・・・・メ1−リーーJ−ツ1−25・・・・・
・ハラフリー tri 3’l出願人 11不電装十二に式会?[
代理人 弁理1 入用 宏 同 弁理1 胚谷 I【
Claims (2)
- (1) −?y< Oi:i了が、91粋1j(シスシ
ムに、13(〕る共通の1.、i号伝送路で゛あるシス
デムバスに接続され、制御(di弓に応しく、−二次端
子が該シスツムバスと、電気的に接続し又は分)准づる
スイップングf段を右し、」記スrツブーンク下段の一
次娼:了仰jには、(成域的に接続、分離し17る=1
ネクタ手段が接続され、該1:?一クタ丁r9の一次及
び二次端子側の対応づる信>〕線(,1、同し/\ル(
、二あり、各信号線は、抵抗を介り、 (’ +8刑さ
れ、或は、抵抗を介しく畠レベル1ハ2)(共給゛市月
−洲!にI′?iWtされ、各メしリチップ゛のヂップ
レレク1〜(ili ;’iを実選択侶月どし、該二1
ネクタ手’+ (、jJ O)−次輻:了【、12、メ
モリーユニット・の各信号線が接続され(いるメモリー
−1ニツ1−の電気的着[112保占’A ¥q ff
’T 。 - (2)前記スーrツー1ング手段は、制御信号を入力し
た+1.Oiに、二次端T出力インピーダンスを高イン
ピーダンスに保持し、制御イ乙8を入力しイl−い11
hは、−次側論理信号を二次側に伝遂り−る機能を右り
るスリース゛アー1−バツフン・かう成ることを特徴と
する特許請求の範囲第1項記載のメしリーユーッ1−の
電気約6n((保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57154287A JPS5945697A (ja) | 1982-09-03 | 1982-09-03 | メモリ−ユニツトの電気的着脱保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57154287A JPS5945697A (ja) | 1982-09-03 | 1982-09-03 | メモリ−ユニツトの電気的着脱保護装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5945697A true JPS5945697A (ja) | 1984-03-14 |
Family
ID=15580843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57154287A Pending JPS5945697A (ja) | 1982-09-03 | 1982-09-03 | メモリ−ユニツトの電気的着脱保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5945697A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62134714A (ja) * | 1985-12-06 | 1987-06-17 | Matsushita Electric Ind Co Ltd | インタ−フエ−ス回路 |
US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
-
1982
- 1982-09-03 JP JP57154287A patent/JPS5945697A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62134714A (ja) * | 1985-12-06 | 1987-06-17 | Matsushita Electric Ind Co Ltd | インタ−フエ−ス回路 |
US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6918068B2 (en) | Fault-tolerant communications system and associated methods | |
JPH0584924B2 (ja) | ||
EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
JPS5945697A (ja) | メモリ−ユニツトの電気的着脱保護装置 | |
JP2505032B2 (ja) | 半導体集積回路 | |
JPS589445B2 (ja) | 二重化バス回路 | |
JPS6041845A (ja) | 回線接続方式 | |
JPS5924327A (ja) | 分散形優先選択装置 | |
JP2749417B2 (ja) | 優先制御回路 | |
JPH07141303A (ja) | 並列計算機 | |
JP3769986B2 (ja) | 電子システム | |
JPS5896325A (ja) | デ−タ処理装置 | |
JPS6113627B2 (ja) | ||
JPS58134358A (ja) | プロセツサ制御方式 | |
JPS59135527A (ja) | システムバス方式 | |
JPS61235927A (ja) | バスインタ−フエ−ス回路 | |
JPS63136141A (ja) | 障害処理方式 | |
JPS5844513A (ja) | 出力基板 | |
JPS63115240A (ja) | 障害検出方式 | |
EP0260793A3 (en) | Bidirectional data bus | |
CS209399B1 (cs) | Zapojení pro detekcí chybné adresy | |
JPS6149261A (ja) | 付加ユニツト識別方法 | |
JPH04215139A (ja) | 主記憶バス制御情報異常検出機構 | |
JPS63182761A (ja) | バス診断方式 | |
JPH01162435A (ja) | 妨害電波防止回路 |