JPS5844513A - 出力基板 - Google Patents
出力基板Info
- Publication number
- JPS5844513A JPS5844513A JP56141074A JP14107481A JPS5844513A JP S5844513 A JPS5844513 A JP S5844513A JP 56141074 A JP56141074 A JP 56141074A JP 14107481 A JP14107481 A JP 14107481A JP S5844513 A JPS5844513 A JP S5844513A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- board
- output substrate
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は出力基板に係〕、評言すれば、簡単な回路を付
加することによ)チェックを容易にした、フォトカプラ
により絶縁された出力基板に関する。
加することによ)チェックを容易にした、フォトカプラ
により絶縁された出力基板に関する。
プラントの制御にプロセスコンピュータや、プログラマ
ブルコントローラが使われているが、これが複雑化、大
規模化してきている。この様なシステムでは入出力点数
も多く、一度故障が起ころとその故障場所を発見するの
に時間がかが9゜Mf’T)tを増大させていた。
ブルコントローラが使われているが、これが複雑化、大
規模化してきている。この様なシステムでは入出力点数
も多く、一度故障が起ころとその故障場所を発見するの
に時間がかが9゜Mf’T)tを増大させていた。
従来この様なシステムの出力基板、とくにフォトカプラ
を用いて絶縁し九出力基板のチェック方式状不十分であ
った。第1図は、この出力基板の代表的なプロッタ図を
示すものである。プロセスコンピュータや、フログラマ
プルコントローラの、中央処理装置からの出力データは
、入出力バス1を通じて出力基板に渡される。出力基板
では、このデータをフリップフロップ2に保持し、フォ
トカプラ3により絶縁して、出力トランジスタ4によ)
外部べ出力する。さらに7リツプ70ツブ2、ま′たけ
7オトカプラ3の出力に発光ダイオード5がIl!絖さ
れ、出力のオ/、オフ状態が表示できる様に′&ってい
る。
を用いて絶縁し九出力基板のチェック方式状不十分であ
った。第1図は、この出力基板の代表的なプロッタ図を
示すものである。プロセスコンピュータや、フログラマ
プルコントローラの、中央処理装置からの出力データは
、入出力バス1を通じて出力基板に渡される。出力基板
では、このデータをフリップフロップ2に保持し、フォ
トカプラ3により絶縁して、出力トランジスタ4によ)
外部べ出力する。さらに7リツプ70ツブ2、ま′たけ
7オトカプラ3の出力に発光ダイオード5がIl!絖さ
れ、出力のオ/、オフ状態が表示できる様に′&ってい
る。
このような出力基板では、基板単位のチェックは通常行
なわず、入出カバマドにパリティを設け゛る程度であつ
九、さらに信頼性を垂木されるシステムでは、フリ、ツ
ブフロップ2の出力を入出カバ”スIK読返して、出力
データと照合しチェックする方式4hあつ九、シかし、
この方式では、フォトカプラ3や出力トランジスタ4の
故障が検出できず、またチ゛ニック回路が複雑となって
、かえってその基板の故障率を増加させてしまうことが
ある。
なわず、入出カバマドにパリティを設け゛る程度であつ
九、さらに信頼性を垂木されるシステムでは、フリ、ツ
ブフロップ2の出力を入出カバ”スIK読返して、出力
データと照合しチェックする方式4hあつ九、シかし、
この方式では、フォトカプラ3や出力トランジスタ4の
故障が検出できず、またチ゛ニック回路が複雑となって
、かえってその基板の故障率を増加させてしまうことが
ある。
また、ノリツブフロップ2の出力ではなく、出力トラン
ジスタ4の出力を入出力バスlK読返して照合し、チェ
ックする方式も考えられるが、この方式ではさらにチェ
ック回路が複雑となってしまう・ 本発明は従来のこれらの欠点を改番し、比較的簡単な回
路を追加することにより、基板の故障率の増加を最少限
度にし、フォトカブ2や出力トランジスタの故障もチェ
ックできる出力基板を提供することを目的とする。
ジスタ4の出力を入出力バスlK読返して照合し、チェ
ックする方式も考えられるが、この方式ではさらにチェ
ック回路が複雑となってしまう・ 本発明は従来のこれらの欠点を改番し、比較的簡単な回
路を追加することにより、基板の故障率の増加を最少限
度にし、フォトカブ2や出力トランジスタの故障もチェ
ックできる出力基板を提供することを目的とする。
以下本発明を図画に示す一実施例を参照して説明する。
麻2図は従来の出力基板の7オトカプシ及び出力トラン
ジスタの部分を示し、一点鎖線の右側が出力基板の内部
、左側が外部を表わし、中央処理装置からの出力データ
は7リツグフロツプを通して、フォトカプラ31〜33
によシ絶縁され。
ジスタの部分を示し、一点鎖線の右側が出力基板の内部
、左側が外部を表わし、中央処理装置からの出力データ
は7リツグフロツプを通して、フォトカプラ31〜33
によシ絶縁され。
出力トランジスタ41〜43によって外部へ出力される
。外部には負荷61〜63と外部電源7が図の様に接続
される。この様に出力基板では通常、基板1枚に4〜1
6点実装され、中央処理装置からの出力データは4〜1
6点同時に出力される。
。外部には負荷61〜63と外部電源7が図の様に接続
される。この様に出力基板では通常、基板1枚に4〜1
6点実装され、中央処理装置からの出力データは4〜1
6点同時に出力される。
第3図は本発明の一実施例を示し1本発明では、出力ト
ランジスタ41〜43の共通線と外部電源7の負端子と
の間に7オトカプラ34t−逆向きに挿入する。中央処
理装置は、この出力基板をチェックするとき、始めに出
力トランジスタ41〜43が全てオフする様なデータt
−田力する。そしてフォトカプラ34からチェックデー
タを入力する。もしこの出力基板に故障が無ければ、出
力トランジスタ41〜4SO共通線には111fItは
流れず、フォトカプラ34はオフとなる0例えばフリッ
プフロップ、フォトカプラ31〜33.出力トフ/ジス
タ41〜43に故障があ〉、出力トランジスタ41〜4
3がオンすると、共通線に電流が流れる。これによりフ
ォトカプラ34がオンするので、中央処理装置はこの出
力基板の故障を知ることができる0次に・P央処理装置
は順次出力トランジスタ41〜43が1つずつオンする
様なデータを出力し、そのつと7オトカプ234からチ
ェックデータを続み込む。
ランジスタ41〜43の共通線と外部電源7の負端子と
の間に7オトカプラ34t−逆向きに挿入する。中央処
理装置は、この出力基板をチェックするとき、始めに出
力トランジスタ41〜43が全てオフする様なデータt
−田力する。そしてフォトカプラ34からチェックデー
タを入力する。もしこの出力基板に故障が無ければ、出
力トランジスタ41〜4SO共通線には111fItは
流れず、フォトカプラ34はオフとなる0例えばフリッ
プフロップ、フォトカプラ31〜33.出力トフ/ジス
タ41〜43に故障があ〉、出力トランジスタ41〜4
3がオンすると、共通線に電流が流れる。これによりフ
ォトカプラ34がオンするので、中央処理装置はこの出
力基板の故障を知ることができる0次に・P央処理装置
は順次出力トランジスタ41〜43が1つずつオンする
様なデータを出力し、そのつと7オトカプ234からチ
ェックデータを続み込む。
もしこの出力基板に故障がなければ、出力トランジスタ
41〜43の共通線に電流が流れて、7オトカプラ34
がオンする1例えば、クリップフロップ。
41〜43の共通線に電流が流れて、7オトカプラ34
がオンする1例えば、クリップフロップ。
フォトカブ−)31〜33、出力トランジスタ41〜4
3に故障が、hす、出力トランジスタ41〜43がオン
しなければ、共通線に′d1EllEが流れず、7オト
カグラ34がオフするので、中央処理装置はこの出力基
板の故障ヲ式ることかできる。
3に故障が、hす、出力トランジスタ41〜43がオン
しなければ、共通線に′d1EllEが流れず、7オト
カグラ34がオフするので、中央処理装置はこの出力基
板の故障ヲ式ることかできる。
この俤に本発明を用いると、出力基板の出力トランジス
タがオンのままとなってしまう故障、および出力トラン
ジスタがオフのitとなってしまう故障、との場合はそ
の出力点も検出することができる。しかもチェック回路
として付加するのは。
タがオンのままとなってしまう故障、および出力トラン
ジスタがオフのitとなってしまう故障、との場合はそ
の出力点も検出することができる。しかもチェック回路
として付加するのは。
フォトカプラ341つと、第3図には図示しないが。
中央処理装置にチェックデータを送出する回路だけでよ
く、部品数が少ないので、チェック回路付力口による出
力基板の故障率の増加は最少限に押えることができる。
く、部品数が少ないので、チェック回路付力口による出
力基板の故障率の増加は最少限に押えることができる。
第4図は本発明の他の実施例を示し、前記J3図では、
外部電源の負端子側を共通線とした場合であるが、本実
施例では逆に正端子alを共通極とし九場合である。こ
の場合の出力基板のチ゛エツタ方式も第3図の場合と同
様で、中央処理装置よシ、始めに出力トランジスタ41
〜43が全てオフとなる様なデータを出力し、7オトカ
プラ34からチェックデータを入力し、オフであること
を確認し、次に順次出力トランジスタ41〜43が1つ
ずつオンする様なデータを出力し、フォトカプラ34か
らチェックデータを入力しオンでるることを確認する。
外部電源の負端子側を共通線とした場合であるが、本実
施例では逆に正端子alを共通極とし九場合である。こ
の場合の出力基板のチ゛エツタ方式も第3図の場合と同
様で、中央処理装置よシ、始めに出力トランジスタ41
〜43が全てオフとなる様なデータを出力し、7オトカ
プラ34からチェックデータを入力し、オフであること
を確認し、次に順次出力トランジスタ41〜43が1つ
ずつオンする様なデータを出力し、フォトカプラ34か
らチェックデータを入力しオンでるることを確認する。
第5図及び第6図は本発明のその他の実施例を示し、本
発明による出力基板では、チェックデータ入力用の7オ
トカプラ34が故障してダイオードが断線してしまうと
、出力が出なくなってしまう欠点を有している。第5図
はこの対策として考え良もので、フォトカプラ34を2
つ並列に接続、かつ並列にスイッチ8を弾入し フォト
カブ284が故障時、スイッチ8をオンにして吠うよう
にしたものである。
発明による出力基板では、チェックデータ入力用の7オ
トカプラ34が故障してダイオードが断線してしまうと
、出力が出なくなってしまう欠点を有している。第5図
はこの対策として考え良もので、フォトカプラ34を2
つ並列に接続、かつ並列にスイッチ8を弾入し フォト
カブ284が故障時、スイッチ8をオンにして吠うよう
にしたものである。
前記第3図〜第5図の場合には、中央処理装置がこの基
板をチェックするときに、始め出力トランジスタ41〜
43を全てオフにするデータ、その次に順次出力トラン
ジスタ41〜43を1つずつオンさせる様なデータが外
部に出力されてしまう、これを防ぐ方法として出力基板
の外部i′+7りレー尋の保持機構を設け、中央処理装
置がその基板をテスト中であるときに出力データを保持
することもでt。
板をチェックするときに、始め出力トランジスタ41〜
43を全てオフにするデータ、その次に順次出力トラン
ジスタ41〜43を1つずつオンさせる様なデータが外
部に出力されてしまう、これを防ぐ方法として出力基板
の外部i′+7りレー尋の保持機構を設け、中央処理装
置がその基板をテスト中であるときに出力データを保持
することもでt。
る。第6図は、そこまで考えずにテスト中は出力をオフ
とする方法を具体化して示したものである。
とする方法を具体化して示したものである。
すなわち第3図の回路に、さらにフォトカブ235 、
36およびダイオード91〜93を追加する。そしてフ
ォトカプラ36全オンとすることにより外部電源7をg
′J離してこの基板の出力をオフ状態とし−、7オトカ
グa)35をオンすることによシ外部電源7の代りに出
力トランジスタに電流を供給する。この様に中央処理装
置がこの出力基板をチェック中は7オトカグラ35をオ
ン、フォトカプラ36をオフとして、出力を全てオフに
し、テストデータによシ外部回路を乱すことなくチェッ
クを行うことができる。なお、同図においてダイオード
91〜93はまわシ込み防止のために挿入したものであ
る。
36およびダイオード91〜93を追加する。そしてフ
ォトカプラ36全オンとすることにより外部電源7をg
′J離してこの基板の出力をオフ状態とし−、7オトカ
グa)35をオンすることによシ外部電源7の代りに出
力トランジスタに電流を供給する。この様に中央処理装
置がこの出力基板をチェック中は7オトカグラ35をオ
ン、フォトカプラ36をオフとして、出力を全てオフに
し、テストデータによシ外部回路を乱すことなくチェッ
クを行うことができる。なお、同図においてダイオード
91〜93はまわシ込み防止のために挿入したものであ
る。
この様にして本発明によれば、チェックの丸めO付加−
路が、従来方式に比べて少なくてすみ、チェック回路に
よるその出力基板の故障率の増加を最少限に押えること
ができるばかシか、従来チェックできなかつ九7オトカ
プ2やiカド2ンジスメO故障も検出することができる
様になる。従って本発明による出力基板を用いれば、入
出力点数の多い、大規模、複雑なシステムにおいても、
故障発明をすみやかに行うことがで龜、xvtl’TR
を短縮することができる。
路が、従来方式に比べて少なくてすみ、チェック回路に
よるその出力基板の故障率の増加を最少限に押えること
ができるばかシか、従来チェックできなかつ九7オトカ
プ2やiカド2ンジスメO故障も検出することができる
様になる。従って本発明による出力基板を用いれば、入
出力点数の多い、大規模、複雑なシステムにおいても、
故障発明をすみやかに行うことがで龜、xvtl’TR
を短縮することができる。
第1図は従来の出力基板のプロッタ図、第2図は出力基
板の外部回路の接続図、第3図は本発明の出力基板の一
実施例を示すブロック図、第4図は本発明の他の実施料
を示す出力基板のブロック図、515図及び第6図は本
発明のその他の実施料を示すブロック図である。 l・・・入出力パス、 2・・・7リツプフロツプ
、3.31〜33.35〜36・・・フォトカプラ。 4.41〜43・・・出力トランジスタ。 5・・・発光ダイオード、7・・・外部電源。 8・・・スイッチ、61〜63・・・負荷、91〜93
・・・ダイオード。 (7317) 代理人 弁理士 側近 憲 佑 (ほ
か1名)第1図 第2図 第3図 第4因 第5図
板の外部回路の接続図、第3図は本発明の出力基板の一
実施例を示すブロック図、第4図は本発明の他の実施料
を示す出力基板のブロック図、515図及び第6図は本
発明のその他の実施料を示すブロック図である。 l・・・入出力パス、 2・・・7リツプフロツプ
、3.31〜33.35〜36・・・フォトカプラ。 4.41〜43・・・出力トランジスタ。 5・・・発光ダイオード、7・・・外部電源。 8・・・スイッチ、61〜63・・・負荷、91〜93
・・・ダイオード。 (7317) 代理人 弁理士 側近 憲 佑 (ほ
か1名)第1図 第2図 第3図 第4因 第5図
Claims (1)
- フォトカプラにより絶縁され、中央処理装置から出力す
るデータを外部へ出力するプロセスコンピュータの出力
基板において、該出力基板の出力側の基通線に前記7オ
トカプラを挿入したことを特徴とする出力基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56141074A JPS5844513A (ja) | 1981-09-09 | 1981-09-09 | 出力基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56141074A JPS5844513A (ja) | 1981-09-09 | 1981-09-09 | 出力基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5844513A true JPS5844513A (ja) | 1983-03-15 |
Family
ID=15283616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56141074A Pending JPS5844513A (ja) | 1981-09-09 | 1981-09-09 | 出力基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5844513A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003528734A (ja) * | 2000-03-29 | 2003-09-30 | ヴィルト・クラウス | ブラインドリベット、リベット芯棒、保持装置、ブラインドリベットの製作方法およびリベット連結方法 |
-
1981
- 1981-09-09 JP JP56141074A patent/JPS5844513A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003528734A (ja) * | 2000-03-29 | 2003-09-30 | ヴィルト・クラウス | ブラインドリベット、リベット芯棒、保持装置、ブラインドリベットの製作方法およびリベット連結方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2554042B2 (ja) | プログラマブルコントローラの入出力装置 | |
US4042832A (en) | Logic board interlock indication apparatus | |
CN111602125A (zh) | 电压诊断电路 | |
JPS5844513A (ja) | 出力基板 | |
CN114204778B (zh) | 一种用于ate测试平台的电源管理装置 | |
CN112462731B (zh) | 安全监督控制方法、安全监督控制装置、计算机设备及安全监督系统 | |
JPS6227814A (ja) | 故障検出回路 | |
KR100459208B1 (ko) | 디지털 출력보드의 릴레이 동작상태 귀환회로 | |
KR101823406B1 (ko) | 설비의 제어이력과 수명조회가 가능한 plc시스템 | |
KR900003978B1 (ko) | 주차장치용 점검 방법 | |
JP2830486B2 (ja) | 通信装置 | |
JPS5916302B2 (ja) | チエツク装置 | |
JP2548063Y2 (ja) | 多分配装置 | |
JPS6083120A (ja) | デイジタル入力回路 | |
JPS6046740B2 (ja) | 信号処理装置 | |
JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
EP0342261A1 (en) | Arrangement for error recovery in a self-guarding data processing system | |
JP2762550B2 (ja) | 制御システム | |
CN109101359A (zh) | 设备、设备部件间信息传输方法、模块及计算机设备 | |
JPH0414374B2 (ja) | ||
JPH0611533A (ja) | 複数の電子回路接続のフェールセーフ回路 | |
JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
JPH0290219A (ja) | カード誤装着保護回路 | |
JPH0349391B2 (ja) | ||
JP2011070284A (ja) | エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法 |