JP2554042B2 - プログラマブルコントローラの入出力装置 - Google Patents

プログラマブルコントローラの入出力装置

Info

Publication number
JP2554042B2
JP2554042B2 JP59502221A JP50222184A JP2554042B2 JP 2554042 B2 JP2554042 B2 JP 2554042B2 JP 59502221 A JP59502221 A JP 59502221A JP 50222184 A JP50222184 A JP 50222184A JP 2554042 B2 JP2554042 B2 JP 2554042B2
Authority
JP
Japan
Prior art keywords
signal
input
output
connection element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59502221A
Other languages
English (en)
Other versions
JPS60501526A (ja
Inventor
リオネル イズ
ジヤツキイ ペルジエン
オリヴイール ペノ
ジエシ トーマス クアトセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RA TEREMEKANITSUKU EREKUTORITSUKU SA
Original Assignee
RA TEREMEKANITSUKU EREKUTORITSUKU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RA TEREMEKANITSUKU EREKUTORITSUKU SA filed Critical RA TEREMEKANITSUKU EREKUTORITSUKU SA
Publication of JPS60501526A publication Critical patent/JPS60501526A/ja
Application granted granted Critical
Publication of JP2554042B2 publication Critical patent/JP2554042B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1125—I-O addressing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1127—Selector for I-O, multiplex for I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1181—Detection of I-O faults, shut down of I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1188—Detection of inserted boards, inserting extra memory, availability of boards
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14089—Display of control states on cards, by leds
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14144—Galvanic isolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 本発明はプログラマブルコントローラの中央ユニット
と、このプログラマブルコントローラの制御対象のセン
サ及び／又はアクチュエータとの間の情報伝送の保護及
び監視のための方法と装置に関する。
一般に、プログラマブルコントローラはプログラムに
よって定まる動作シーケンスに従って検出器が与える情
報の関数としてアクチュエータの指令制御のためにプロ
セッサを用いることは公知のことである。
制御器は、２つのアセンブリ、即ち： 検出器又はセンサが接続される入力接続要素のアセン
ブリと、プロセスのアクチュエータが接続される出力接
続要素のアセンブリとに分解される複数個の接続要素か
らなる。
一般に、プロセッサは、マイクロプロセッサを有する
中央ユニットからなり、該中央ユニットにおいては、情
報の伝送はバス（データバス，アドレスバス，制御バ
ス）を通して行われる。この中央ユニットは外部と連絡
し、特にマイクロプロセッサから発するバスに接続され
た入出力回路により制御器の入出力接続要素と連絡す
る。
一般に、これ等の入出力回路は１つ以上の印刷配線ボ
ード上に形成され、各々は所定数の入力及び／又は出力
チャネルをまとめて有している。
これ等のチャネルの各々は、プリント基板上のポール
接続領域により実現される多極入力又は出力に終端して
いる。この接続においては、二端子入力及び出力が用い
られることが非常に多く、又、補助的に３端子出力（交
流出力）が用いられることが注目される。
接続領域は印刷配線ボードの１つのエッジに沿って配
置されると都合よく、このエッジには、例えば、本出願
人の名で1983年４月15日に出願した特許出願第8306175
号（米国特許第4,742,433号に対応）に開示したような
接続ストリップを接続することが出来る。この接続スト
リップは、特に、前記領域と、制御器を検出器に、又、
プロセスのアクチュエータに接続する対応する導体との
間の断路自在接続を与えることを目的とする。
かくして、本発明は、先ず第１に、チャネルの各々の
入力と出力を中央ユニットのバス導体から適切に分離す
ることにより接続ストリップ又は外部回路（検出器、ア
クチュエータ）に発生する特に、過負荷、短絡又は外部
給電の欠陥などによる何等かの妨害に対して中央ユニッ
トを保護したプログラマブルコントローラ用入出力回路
を提供することである。
更に、本発明の、他の目的は、中央ユニットのバスに
より伝送された信号と、これに対応するアクチュエータ
への供給信号、又は検出器からの検出信号との間の不整
合をもたらす伝送欠陥を検出するそれぞれの回路を上記
の入出力回路に付加することである。この不整合は、特
に： 例えば、中央ユニットが検知しない外部電源の欠陥、
過負荷、短絡のために出力命令が実行されなかったり、 中央ユニットが感知しない端子ストリップの断路を通
して、入力がゼロにされたり、アクチュエータの給電が
なくなったり、 中央ユニットが感知しないインタフェース回路の欠陥
によって、入出力チャネルがゼロ又は１にされたりする
ことによって惹起する。
本発明は、中央ユニットのバスラインと、チャネルの
各々に接続されたセンサ又はアクチュエータとの間の多
重チャネル接続を与える入出力インタフェース回路にお
いて、バスラインから到来し又はバスラインに送出され
るいわゆる内部論理信号と、それぞれの入出力チャネル
に対応するセンサ又はアクチュエータに関係する外部信
号と、の間での交換を保証する。例えば光電カップラか
らなる電流デカップリング手段及びこれらの２つの信号
間の不整合を検出する手段とを用いることを提案する。
図面の簡単な説明 第１図は端子ボックスを備える制御器ボックスの部分
的に破断された概略透視図であり、 第２図は第１図に示したようなボックスに嵌合する端
子ストリップを示す概略部分断面図であり、 第３図は制御器の中央ユニットと、制御されたプロセ
スのセンサ又は検出器との間で情報を伝達する入力回路
の全体図であり、 第４図は制御器の中央ユニットと制御されたプロセス
のアクチュエータとの間で情報を伝達するための３端子
形入出力回路の全体図であり、 第５図は、プロセスのアクチュエータを制御するため
の出力要素がリレーからなる２端子形入出力回路の全体
図であり、 第６図は第５図に示した入出力回路の出力段の構成を
変更したものを示す。
実施例 本発明の実施例を、添付図面を参照して、以下に説明
する。
第１図において、コントローラボックス１の内部には
その底部に沿って（第１図の紙面に垂直に）印刷配線ボ
ード２が配置されている。印刷配線ボード２はデータ及
びアドレスバス並びに伝送信号ラインを含む。このバス
の目的は中央ユニット（図示せず）と、入力ボード及び
／又は出力ボードとの間の信号伝送を保証することにあ
る。バスを支承する印刷配線ボード２はコネクタ３を介
して保護ケース５内に取り付けられた入力又は出力用ボ
ード（以下単にボードと称する）４（図１の紙面に平行
に配置されている）の後端面に接続される。
コネクタ３は雌形クリップコネクタであり、該コネク
タにはコントローラボックス１の底部に向けられた入力
／出力ボード４を形成する印刷配線の後端部の接続領域
が挿入される。
本図において、ボード４を囲繞するケース５は一部破
断して図示されており、２端子入力ボード300、或いは
２端子出力ボード500、或いは３端子出力ボード400のい
ずれかを形成する電子回路の一部と共に、ボード４の前
端面の接続領域が示されている。
説明の便宜のために、３つの可能な回路構成を支持す
る同一の支持媒体４として示してあるが、実際には、直
流又は交流の８チャネルを備える入力ボードに対して、
入力／出力ボード４は８個の回路300を担う。同様に、1
2チャネルを有する２端子交流出力に対して、各々が接
続対40に終る12個の回路が設けられる。最後に、３端子
を必要とする直流出力ボード400の場合、カードはチャ
ネルの場合と同様に３つの領域からなる。300,400,500
形の各回路は、少なくとも１つの接続対に終り、該領域
は参照番号40a〜401により示され、入力／出力ボード４
の１面に配置される。更に、印刷配線の各側面には、回
路300、或いは回路400、或いは回路500のいずれかを通
してバスに接続された上部と下部に導電領域43と44、及
び41,42が配置されている。更に説明するように、端子
ストリップ６の前端部分60は、ケース５の開口（図略）
に嵌合することによりボード４に接続される。
端子ストリップ６の前面部分は印刷配線４の各々の導
電領域40a〜401と電気的接触を得るようにされた多数の
接続手段（60a〜601）を有する。これ等の接続手段は接
触領域40a〜401を搭載するボード４の前端部分を受け入
れる雌形クリップコネクタとして与えられてよい。ま
た、接触領域40a〜401は、第２図に示したような接触ナ
イフ63又は64を受ける雌形コネクタ40によって、又は他
の可能なコネクタ装置によって代替してもよい。
更に、接続装置60a〜601の各側面には、接触ライア
（lyre）62,61が各々、上部及び下部に配置される。こ
れ等のライア61,62は、下部ライア61に対しては領域41,
42の間で、上部ライア62に対しては領域43,44の間で、
端子ストリップ６がボードに挿入される時に、電気的接
続を形成する。
ライア61,62の位置、及び接触領域41,42;43,44の位置
は、接続手段60a〜601が領域40a〜401から抜かれる前に
領域41,42,43,44間の電気的接続の１つが開放するよう
に配置される。逆に、接続手段60a〜601は、端子ストリ
ップ６がボード４に挿入される時は、ライア61,62が各
々領域41,42と43,44の間で電気的接続を形成する前に領
域40a〜401に接続されるようになっている。
この装置は、端子ストリップの除去動作を検出し、こ
れによって出力をゼロにセットし、或いは端子ストリッ
プが断路されるボードへのデータ入力を禁止することを
許容する利点を有する。更に、端子ストリップが挿入さ
れる時、以下に更に説明するように、中央ユニットはそ
れについて通知され、又ボードの出力を供給し、或いは
このように接続された入力の妥当性を検証する。
接続手段60a〜601は直結形式接続ライン63、或いは分
路形式接続ライン64を介して外部接続端子65a〜651に接
続している。
かくして、第１図からわかるように、端子ストリップ
６の構成に依存して、対向端子60a,65a間は接続されて
いないが、対向端子60c,65cの間は直結されている。
端子ストリップの実施例に関する他の詳細に関して
は、「分路端子ストリップ」と題する、ラ テレメカニ
ク エレクトリクにより1983年４月15日に出願されたフ
ランス特許出願第8306175号（米国特許第4,742,433号に
対応している）を参照するとよい。
外部端子65b,65c,65fは、例えばスイッチSW1,SW2によ
り形成される入力センサのアセンブリ９に導線10により
接続される。これ等のセンサには、第１図に示した正論
理直流入力回路Ｅを形成するように直流電圧源8cから電
源供給される。
外部端子65gは導線10により、端子651に負端子を接続
した直流電圧源8cの正端子に接続される。負荷７の１つ
のアクチュエータは、一方では端子65hに、他方では端
子65iに、正論理直流出力回路S0を形成するように接続
される。外部端子65kは、１つの端子が、負荷７の他の
例としての電磁石に接続され、他の１つの端子が外部端
子651に接続された交流電圧源の端子に導線10により接
続される。この回路は交流出力回路S1を形成する。
負論理直流入力回路及び負論理直流出力回路の構成
は、直流電源の接続を反転させることにより、前記の説
明から直ちに求めることが出来る。各外部端子65a,651
の側面にはオリフィス66a〜661と光ガイド67a〜671が設
けてある。各アセンブリのこれ等の要素、端子、オリフ
ィス、及び光ガイドは同一水平面内に配置される。
第２図からわかるように、オリフィス66a〜661は止め
ねじ660a〜6601へのアクセスを与え、該ねじはカム650a
〜6501をそれ等の軸線651a〜6511周りに旋回させ、これ
により、ボード４が支承する種々の電子回路との接続を
形成する雌形コネクタ40に導線を接続する電気的接続63
又は64の導電面に対して導線10の裸部分を固定する。
数チャネルに共通の障害表示発光ダイオード301,401,
501が光ガイド67a〜671に対向して配置され、かつ、使
用ボードの種類に依存して、回路300,400,及び500の１
つに電気的に接続される。プランジャヒューズ11も、第
５図と関係して更に説明するように、過電流検出を障害
表示及び信号と共に与えるようにボード上に取り付けら
れる。
第３図は第１図の参照符号Ｅで示したような外部入力
回路と共に使用出来る入力ボードの電子的障害信号表示
と情報伝送回路を示す。
第１図において、２チャネルの外部入力回路Ｅが、２
つのセンサを用いた形で示してあり、この回路は、当該
例において、内部分路端子と関係する。又、上記先行特
許出願の内容からも明らかなように、端子ストリップは
直結、内部分路、又は外部分路の形を取ることが出来、
或いは上記３つの可能性の組合せを持つことが出来る。
全ての場合に、使用端子ストリップの形式が何であっ
ても、それがボード４の配線300を変更することはな
い。端子ストリップの形式の選択は外部入力回路Ｅの配
線を修正するだけである。
第３図において、２つの入力チャネル30が示してあ
り、回路２により実現されるコントローラのバスに接続
された回路300に対して、光カップラによりガルバニッ
クデカップリング（すなわち電流的遮断）がなされてい
る。
入力チャネル30において、接触領域40bは接触領域40c
に２つの直列抵抗器31,32により接続されている。保護
ツェナダイオード33のカソードが２つのトランジスタ3
1,32の共通点に接続されるが、アノードは端子40cに接
続されている。
抵抗器32に対し並列の第１回路は、直列に、抵抗器3
4、入力回路の状態を表示する発光ダイオード35、及び
ホトトランジスタ302と光カップラとして共同する赤外
発光ダイオード36からなる。
抵抗器32に対して並列の第２回路は、直列に、抵抗器
37、閾値平衡ダイオード38、及びホトトランジスタ309
と光カップラとして共同する赤外発光ダイオード39とか
らなる。接触領域40eと40fとの間には上記入力E0に同等
の入力E1が与えられる。
第１チャネルの状態表示ダイオード35が、端子ストリ
ップが適所にある時、光ガイド67cに対向して配置され
るようにボード上に設けられる。一方、第２チャネルの
対応するダイオードはその時光ガイド67fに対向して配
置される。
かくして、各々の入力回路Ｅの動作状態は対応する発
光ダイオード35により表示され、このことは多チャネル
ボードの場合の他のチャネルに対しても同じである。
次の記載は単一チャネルに限定される。
センサを通して論理状態「１」の電圧信号E0を受ける
と、赤外発光ダイオード36が点燈し、エミッタが接地さ
れ、正電圧源に接続された抵抗器303によりコレクタが
負荷されるホトトランジスタ302を飽和させる。同時に
同一電圧信号が印加されるため、赤外発光ダイオード39
が点燈し、又、エミッタが接地され、前記正電圧源に接
続された抵抗器305により、コレクタが負荷されるホト
トランジスタ304を飽和させる。
ホトトランジスタ302と304のコレクタは回路306の
「排他的論理和」機能の２つの入力に接続される。
正常動作においては、この入力回路30は、対応する外
部センサが閉じているか或いは開いているか否かに依存
して２つのホトトランジスタ302と304を同時に飽和させ
るか又は非導通状態とし、このスイッチング動作の同時
性は、出力がゼロのままの「排他的論理和」306に印加
される信号の同等性の永続性を保証する。
一方、要求された電圧E1が印加されているにも拘らず
非導通のままのホトトランジスタを持つ２つの並列な脚
部、例えば脚34,35,36,302の１つに障害がある場合は、
「排他的論理和」306により受信される信号は異なるも
のになり、障害信号が得られることを許容する。一方、
もし、入力回路30の端子に信号が無い場合、従って並列
脚部37,38,39,304に電流が無い場合に、ホトトランジス
タ302が永続的に導通することが障害により惹起される
と、２つのホトトランジスタ302,304の状態の不一致が
「排他的論理和」306により検出され、該回路306は障害
信号を発生する。
上記の２つの実施例においては、入力回路30の端子に
存在する論理状態と、光カップラ302を介して入出力バ
スにわたって中央ユニットに連絡する回路に印加された
論理状態との間でもし障害が不一致を惹起する場合は、
脚部34,35,36,302における障害が検出されることを示し
ている。並列脚部37,38,39,304に同程度の障害が生じる
と、ホトトランジスタ302のコレクタに存在して制御ユ
ニットのために意図された論理状態すなわち内部論理信
号と、ホトトランジスタ304のコレクタに存在して「排
他的論理和」306を監視する目的をもつ論理状態すなわ
ち外部相関論理信号との間に、不一致を惹起する。
上記の種々の例を要約すると、正常動作においては、
ホトトランジスタ304のコレクタにある信号はホトトラ
ンジスタのコレクタにあり且つ中央ユニット（図示せ
ず）に供することを目的とした信号を有効にするために
用いられる。他方、脚部37,38,39,304に形成される検視
インタフェース、又は脚部,34,35,36,302により形成さ
れる信号入力インタフェースの劣化の場合には、「排他
的論理和」は、中央ユニットのために用いられる論理情
報が誤っていることか、又は対応する入力回路30,300
が、中央ユニットに用いられる論理信号が入力に印加さ
れたものに同一であることを最早確認出来ないという事
のいずれかを意味する障害信号を発生する。
第３図に示した入力／出力ボード４を簡単化するため
に、且つ、この誤り検出により惹起される余分のコスト
を制限するために、入力／出力ボード４がまとめる入力
インタフェースの異なる「排他的論理和」306はすべて
共通の「論理和」回路307に接続され、かくして該回路3
07は入力／出力ボード４の可能な障害信号を中央に集め
る。勿論、自己監視を取り込んだこの入力回路の可能な
他の方法は、中央ユニットに供することを意図された一
致検出信号と、その監視信号を入出力バスに転送するこ
とであると思われる。しかしながらかかる変形例は、か
かる入力により監視される自動装置の動作の信頼性に関
する実質的な改良を与えることはなく、より複雑でより
高価なボードをもたらす。事実、これ等の入力回路に用
いられる各種要素の信頼性に関して得られた経験が示す
ように、光カップラの劣化は多くの障害を惹起し、これ
等の障害は、入力端子における信号と、中央ユニットに
供給さるべき信号との間に不一致をもたらす。よって、
制御及び状態検出回路への各入力に関する冗長度を互い
に相互に監視し合う２つの光カップラ34,35,36,302と3
7,38,39,304に制限した理由である。
各々の「排他的論理和」に接続された２つの論理脚部
のスイッチング時間差がもたらす時宜を得ない一時的な
警告を回避するために、「論理和」307の出力は回路308
により濾波され、該回路308はトリガを伴う積分器から
なり、有意の不一致がある場合にはラインＤに論理
「１」を送出するだけである。
一方、この論理「１」には、増幅器309と抵抗器310を
通して発光ダイオード301を付勢することにより障害の
有無を表示するためにボード上で局部的に用いられる。
更に、このラインＤは「論理和」回路311の２つの入力
の１つに接続され、論理和回路の出力信号は、インタフ
ェース313が活性化される時バスへの接続のための端子A
CKに送出される。
この「論理和」311の他の入力はラインＢを受け、該
ラインは抵抗器312により＋Ｖ電圧源に接続され、又接
点61と62を通してゼロボルトにセットされる。接点61と
62は、一方では領域41,42と他方では43,44との間で第１
図のライア61,62を通して形成された電気的接続を象徴
化して示すものである。
入力／出力ボード４上の端子ストリップ６はライア6
1,62を通してラインＢをゼロボルトに保持し、入力／出
力ボード４からの端子ストリップ６の断路途中及び接続
40〜60が開放される前は、ライア61,62の少なくとも１
つがラインＢをゼロにセットし、該ライン上に論理
「１」信号が「論理和」311により伝送されて現われ、
インタフェース回路313が活性化される時バスに接がる
端子ACKに現われる。
ラインＤとＢに対して以上のように説明したスイッチ
ング条件を考えると、インタフェース313が活性化され
ると、端子ACKに現われる信号は、端子ストリップ６が
適所にある時、又ボードの異なる入力チャネルで如何な
る不一致も検出されない時は、論理「０」になる。一
方、端子ストリップ断路の開始又は何等かの不一致の開
始は、前記インタフェース313が活性化される時、信号
「１」が端子ACKに現われることを惹起する。この信号A
CKは中央ユニットにおいて、不一致障害がなく、外部接
続端子が適所にあるボードから到来する入力情報のみを
考慮するように用いられる。
ラインＢとＤは更にインタフェース回路321の対応す
る２つの入力に接続され、これにより中央ユニットは信
号ＢとＤの各々を読取ることにより障害を識別すること
が出来る。
「一致障害」（Ｄ）及び「端子ストリップ断路」
（Ｂ）信号についての検討及び局部的な処理に関しての
この詳細な説明をなしたので、第３図に示した入力イン
タフェースの機能の残部についてここに説明する。入力
E0の端子40b,40cへの論理レベル「１」を表わす電圧信
号の印加が如何にホトトランジスタ302を飽和させ、次
にそのコれクタとゼロボルトとの間に論理「０」が現わ
れることを如何に惹起するかは既に示してある。
センサ接点のチャタリングや、遅過ぎる入力信号を受
けた論理回路により生成される或る振動により惹起され
るような簡単な外乱を排除するために、ホトレジスタ30
2のコレクタの論理信号は濾波され、又回路317のインバ
ータトリガにより整形される。この処理から生じる論理
「１」がインタフェース318の入力E0に印加され、これ
は又、同等回路による整形後論理信号E1,E2,及びE3を受
信する。
同様に、インタフェース回路319は、整形後論理信号E
4,E5,E6,及びE7を受信する。
インタフェース320と321は更に入力／出力ボードの各
々の形に特有なコードを形成する６つの固定論理レベル
CM1〜CM6を受ける。中央ユニットはこれ等の信号をバス
に存在する入出力構成を識別又はチェックするために読
取ることが出来る。インタフェース回路318,319,320,32
1の入力で各々得られる４ビット（E0,E1,E2,E3/E4,E5,E
6,E7/CM1,CM2,CM3,CM4/CM5,CM6,B,D）の４ワードの組み
合せについての説明の後に、第３図の回路の動作が中央
ユニットとの応答と共に説明される。入力E0〜E7の状
態、又はモジュールコードCM1〜CM6及び信号「Ｂ」と
「Ｄ」から形成されたボードの状態ワードを読取るため
に、中央ユニットは、当該入力ボードのアドレスを選択
し、一方で「ナンド」回路314の２つの反転入力に印加
されたバスRSとMSからの信号を０にリセットして開始さ
れ、前記「ナンド」は論理ゼロを発生し、該論理を「オ
ア」回路315の直接入力が受け、一方その反転入力は中
央ユニットから到来する信号R/Wにより１にセットさ
れ、この回路315はデコーダ回路316を有効にするために
「０」を発生し、デコーダ回路316は中央ユニットによ
ってインタフェース318,319,320又は321更には共通のイ
ンタフェース322を通してバスD0〜D3に転送されるべき
４ビットE0〜E3，E4〜E7，CM1〜CM4，CM5〜Ｄの各ワー
ドを個別に選択するために組合わされた信号D/CとH/Lに
応じて各インタフェースを活性化する。
この選択回路316によるインタフェースの活性化の真
理値表は次のように与えられる。
入力E0〜E3の読取りをここで詳細に説明する。インタ
フェース318の既に記載された活性化信号Dfは、バスイ
ンタフェース回路322の入力及び「排他的論理和」323,3
24,325により形成されたパリティ計算回路入力の両者に
この４ビットワードE0〜E3を印加し、「排他的論理和」
326は５つのバイナリ信号、即ちインタフェース322の活
性化によりバスに与えられるワードの４ビット及び信号
H/Lのパリティを計算する。信号MSとRSがこのボードを
選択する時、上で説明したように、回路314の出力はゼ
ロになり、ライン3140はこのゼロをインタフェース313
と322に伝送し、それらを活性化する。
次に、中央ユニットはラインD0〜D3上の４ビットワー
ドE0〜E3、ソース「PAR」で計算されたパリティ、及び
入力／出力ボードの位置が適切であり、如何なる障害も
この入力ボード上で検出されていない時ゼロとなる信号
ACKを同時に読取る。
受信時に、中央ユニットは自身がバスに加える信号H/
Lと共にバス上に存在する４ビットD0〜D3により形成さ
れるワードのパリティを計算し、この計算されたパリテ
ィをライン「PAR」により伝送されたものと比較する。
中央ユニットは、パリティが一致し、信号ACK＝０の場
合にのみこのワードD0〜D3を入出力像メモリに記憶す
る。他の場合には中央ユニットは異常について実時間で
警告を受け、以下の様に処理する。
ACK＝０で、パリティ発散が見出される場合、中央ユ
ニットは、該ユニットによる最後の読取り時に入出力像
メモリに記憶されたデータを保持し、そして、設定者が
選択したシステムプログラミングに依存して、直ちに、
又は次のサイクルで、同じデータの他の読取り動作に進
み、この読取り中にACKが「１」に止まる場合、又パリ
ティチェックが一致を見出す場合は、中央ユニットは、
バスに存在するデータが疑わしいという事実についてこ
の信号ACKにより警告され、プログラミングにより、自
動装置の設計者は、迅速な停止のための、又は当該ボー
ドアドレスに依存して、即ち、正しい動作及び監視され
た自動装置の循環的信頼性に対する対応する入力から到
来する可能な誤り情報の衝撃に依存して、誤りの信号表
示と共に低減された動作を保持するための手順を選択す
る。
中央ユニットは同様にして入力E4〜E7を、又必要に応
じて、テコーダ316の真理値表により示された対応する
組合せH/L,D/Cにより所望のワードを選択することによ
り異なるモジュールコードを読取るために進行し、各々
の読取りは選択されたワードと共に送出される信号PAR
とACKを通して同じ妥当性チェックをもたらす。
要約すると、以上に記載された手順と装置は、第３図
に示した形の入力ボードに接続されたプログラマブルコ
ントローラが永続的に有効な読取りアクセス可能信号
で、各入力ワードの検証以前に、動作状態Ｄと外部接続
端子ストリップの有無と、送出されたワードとチェック
のために受信されたワードとの間のパリティの一致を表
わす信号を持つことを許容する。経済的な理由によっ
て、第４図の実施例において、入力冗長度37,37,39,304
も、一致チェック306も、回路308,309及び抵抗310,ダイ
オード301も用いない簡略化が考えられるが、このよう
に簡略化した場合、信号「ACK」は単に端子ストリップ
接続信号Ｂにより条件付けられるだけである。
第４図は、「３ワイヤ」形の直流８チャネル出力ボー
ドの図式を示し、即ち、S0などの各出力に対して、供給
領域40a（外部＋Ｖ）と、負荷40bに対する出力領域と、
増幅器408の他のポールを外部電源のゼロボルトに接続
する第３領域40cとからなる。
バス側では、このボードは第３図の入力ボードと同じ
信号に対して必要な接続からなるが、該ボードは異なっ
て動作し、読取りのために動作するだけの入力に反し
て、第４図に示したモデルの出力ボードは各出力の状態
を制御するように書込みに対してアクセス可能であり、
又、読取り時に上に定めたモジュールコードとＢ及びＤ
情報（端子ストリップの有無、障害の欠如）とを獲得し
又はチェックするためにアクセス可能である。
このボードの異なる動作モードの選択は、信号： MS モジュール選択 RS ラック選択 RW 読取り／書込み D/C データ／コード H/L 高い重み／低い重み から与えられる。
これ等の信号は次の真理値表に従ってデコーダ回路42
6により分類される。
低い重みの書込み交換においては、中央ユニットはバ
スD0〜D3のワイヤ上に出力S0〜S3を制御することを意図
された信号を与え、RSとMS＝0,H/LとD/C＝0,R/W＝０を
作製することにより、ボードと当該出力と書込みもード
を選択する。
これ等の信号が第４図のボードの対応する領域に現わ
れる時、回路428の４つの「排他的論理和」はH/Lと組合
わされた信号D0〜D3から受信したパリティを計算する。
デコーダ426から信号CL＝０を受けて論理積回路429は、
その出力4250に、インタフェース425のチャネルA4とA5
を検証するゼロ信号を発生し、次に選択されたカード
は、A5を介して、受信された信号から計算されたパリテ
ィを返送し、又、「論理和」回路423から到来する信号A
CKをA4にわたって中央ユニットに返送し、この信号は、
端子ストリップが適所にあり、ボード上で障害が検出さ
れない時はゼロである。
出力402,403の状態を記憶するレジスタの入力にある
信号のこのパリティを受信すると、中央ユニットはそれ
を、ソース（信号源）として自ら計算しているパリティ
と比較し、これ等のパリティが一致する場合、又信号AC
Kがゼロにある場合、中央ユニットは、回路402のフリッ
プフロップS0〜S3に信号D0〜D3を記憶することによりこ
の書込み交換を有効とする。
この記憶の妥当性を有効とするために、中央ユニット
は信号MSの前に信号RSを上昇せしめ、該信号は回路402
のライン4260により印加される信号CLを上昇せしめ、一
方同じ回路によりライン4261にわたって受信された信号
Ｇ（＝MS）はなおゼロにある。回路402に印加された信
号ＧとCLの上の上昇順序によりフリップフロップS0〜S3
が以前に受信されたデータの代りに、ラインD0〜D3上に
あるデータを記憶する。一方、パリティ誤りが中央ユニ
ットにより見出されると、中央ユニットは、RS以前に、
従ってＬ以前に信号MS（＝Ｇ）を上昇せしめることによ
り、レジスタ402の入力にあるデータを禁止し、このシ
ーケンスはコントローラが、最後に有効とされたデータ
交換中に受信された命令に対応する状態に出力S0〜S
3を、中央ユニットにより実時間で確認されているデー
タ、即ち正しい伝送のみと共に更新するように保持する
ことを許容する。
MSとRSにより選択された第４図に示したボードが、こ
れが中央ユニットに信号ACK＝０を返送することを妨害
する１つ以上の異常を有する場合を考慮する以前に、レ
ジスタ402の接続S0に接続された出力回路の完全な説明
をする。S0がレベル１にある時は、インバータ405は、
＋Ｖから始まり、発光ダイオード404と光カップラ407と
抵抗器406の赤外発光ダイオードとからなる直列回路を
与え、レジスタ402により局部的に記憶された制御信号S
0が、従って、端子ストリップの光ガイド67bを介してダ
イオード404により表示され、且つ光カップラにより出
力増幅器408に転送される。
この増幅器408は領域40a（＋）及び40cを通して外部
直流電源に接続され、又それは、光カップラ407の導通
時は、抵抗器410を通して領域40bを領域40aに接続す
る。
正常動作時で、S0＝１の時は、領域40bと40cとの間に
接続された負荷は外部電源電圧に密接した電圧を受け
（電流センサ410は低い値の抵抗器である。）、次に過
剰電流検出器409はインバータ414により１に変換された
ゼロを発生し、一方電圧チェックは信号１を40bと40cの
間の電圧の有無と関係付け、次に、論理積回路413は、
赤外発光ダイオードと直列の抵抗器4150を通して光カッ
プラ415を付勢する信号１を発生し、そのホトトランジ
スタは次にそのエミッタの負荷として接続された抵抗器
を供給し、該ホトトランジスタは「排他的論理和」417
の入力の１つに１を発生し、該ホトトランジスタの他の
入力は信号S0を直接受け、次に指令S0＝１の、及び増幅
器408によるこの指令の実施の一致が得られると、これ
は回路417の入力に２つの「１」を発生し、その出力は
ゼロのままである。同様に、レジスタ402に格納された
状態がS0＝０の時は、光カップラ407と増幅器408とは使
用禁止のままであり、次にこの同じ排他的「論理和」41
7は指令と実施の間の一致を確認し、その出力はなおゼ
ロのままである。一方、負荷の異常により回路409が検
出する過電流が惹起されると、この回路は１を生成し、
これは増幅器408の電流リミタが、接続4083に作用する
ことにより活性になることを惹起し、指令S0＝１の実施
時のこの妨害はインバータ414により「論理積」413に転
送され、その出力はゼロになり、これは光カップラ415
を使用禁止し、次に、「排他的論理和」417が他の信号
を受け、制御信号S0と対応するチャネルの出力状態40b
との間の不一致に対応する１を発生する。
同様に、領域40aと40cとの間の外部電圧の欠如、又は
この出力における他の障害が、指令S0＝１があるにも拘
らず、領域40bと40cとの間に電圧が現われることを妨害
すると、回路412はこの電圧の欠如を確認し、ゼロを発
生し、これは又光カップラ415を使用禁止し、更に「排
他的論理」47の出力に障害信号を発生する。更に、制御
信号がゼロであるにも拘らず低減された出力が導通のま
まの場合には、不一致が再びＤを発生する。これ等の監
視回路の余分のコストを制限するように、各チャネルの
回路417からの障害信号は全て「論理和」回路418により
統括され、その出力は、回路要素のスイッチング時間に
起因する一時的な警告を回避するように抵抗−容量回路
419により濾波され、ボードの８チャネルに共通の信号
Ｄは回路420により反転され、又障害表示発光ダイオー
ド401を抵抗器421を通して制御し、異なるカラーを発す
るこの障害表示ダイオードは端子ストリップの自由光ガ
イドに対向して取付けられる。
一方、この信号Ｄ＝１は「論理和」423の出力を１に
セットし、これは、ボードがMS及びRS＝０により選択さ
れる時、該ボードが信号ACK＝０を返送することを妨
げ、従って中央ユニットは当該出力ボードによりその命
令の実施における異常が報知され、当該する８つの出力
に関して設計者が採用した障害手順に従って応答する
（自動装置の全体の警告又は障害停止による低減された
動作の維持）。信号Ｄはモジュールコードの要素として
Y3において印加され、該コードを中央ユニットは更に記
載する条件の下で読取られるということも注目される。
端子ストリップ有無接点の役割をここで説明する。
第４図に示したボードからの接続端子ストリップの断
路が、その出力S0が導通しているにも拘らず、開始され
ると、接点61,62の１つが先ず開き、Ｂが１になり、次
に、インバータ431の出力がゼロになり、又「否定論理
積」430がＲを１にし、これは出力接続40/60が開放する
以前にレジスタ402と403の８チャネルのリセット動作を
惹起し、従って端子ストリップの断路の開始時のこの自
動リセット動作は接続40/60を損傷する可能性のある負
荷の下での破壊を回避する。
更に、この信号Ｂは「論理和」回路423により用いら
れ、MS及びRS＝０により選択されたボードが応答するこ
とを防止することにより中央ユニットに異常性について
警告し、又この時１にある信号ACKに対して用いられ
る。更に、この同じ信号Ｂは中央ユニットにより読取り
のためにアクセス出来るモジュールコードの要素として
Y2で印加されることが注目される。
第４図に示したボードの、そして特にそのチャネルの
書込み機能に関する上記の詳細な説明は他の７つの出力
に適用可能であり、回路426に対して与えられた真理値
表に従って各々の指令をアドレス指定するために選択H/
Lが守られることを与える。
読取り中に用いられる装置の動作をここで説明する。
第４図に示した出力ボードでは、読取りのために中央ユ
ニットによりアクセス可能な要素が前記ボードの状態ワ
ードを形成し、これは当該出力機能に特有なモジュール
コードの６ビット（形、モジュール性など）と上記端子
Ｂ及び障害Ｄ信号とからなる。
例えば、上で列挙した最初の４ビットの読取りを考え
ると、その選択は、この同じボードを選択する信号MS及
びRS＝0,R/W,D/C及びH/L＝１によってデコーダ426の真
理値表に従って中央ユニットによりなされ、次にこのデ
コーダ426はDISA及びCF＝０を発生する。
信号CF＝０はインタフェース422の４つの出力Z0〜Z3
に、読取られるべきワードを印加し、その出力はインタ
フェース425の同じ名前の入力に接続され、ライン4256
により加えられる信号DISA＝０がインタフェース425を
活性化し、又このワードはバスに接続されたラインA0〜
A3及び領域D0〜D3上に現われる。
次に回路428は信号H/L＝１と組合わせてこのワードの
ソースパリティを計算し、又ソースにおけるこのソース
パリティはインタフェース425のラインA5を介してバス
のラインPARに印加され、その出力A4とA5は論理積回路4
29及び端子4250を介して信号DISA＝０により活性化され
る。この活性化は「論理和」回路の出力をバスのライン
ACKに接続し、従ってこれはＤが無い場合にのみ、又端
子ストリップが位置Ｂ＝０にある場合にのみゼロとな
る。データD0〜D3及びソースパリティをバスを介して受
けると、中央ユニットはH/L＝１と組合わされて受信デ
ータパリティを計算し、これ等のパリティが同等の場合
は、この読取りを有効とする。
信号H/Lがゼロにセットされることを除いて同じ条件
の下で、中央ユニットはソースでそれ等のパリティと共
に、又Ｂ及びＤ＝０の場合は信号ACKと共にモジュール
コードの４つの低重みビットを読取る。
ACK＝０の不存在は中央ユニットに異常を信号表示す
るが、これは、中央ユニットが状態ワードを読取ること
を禁止するものではなく、異常を持ち且つ信号Ｄ＝１を
持つボード上で動作する出力の書込みを禁止するもので
もなく、端子ストリップの断路だけが出力をゼロに強制
して該出力の書込みを禁止する。
第５図は交流用リレーを備える８出力のボードの１つ
の実施例を示し、これはチャネル当り唯２つの接続端子
を用い、又第４図に示したものと同じ動作チェックから
なる。第４図に示したものに同等の要素と回路を示すた
めに、100台の数値が４から５に増加されている。
第５図の説明は、それが含む新しい装置に限定され、
又その番号は変更されている。
新しい出力回路はインバータ505の出力と、監視回路5
13及び514の入力との間に配置される。このインバータ
増幅器505からの出力信号はリレー532を制御し、そのコ
イルは復旧ダイオードに並列に接続され、又その接点は
過電流検出器534と、領域40cと40bとの間の出力電流監
視回路536とに直列に接続される。
レジスタ502の出力S0が１にあると、リレー532が付勢
され、その状態は発光ダイオード504により表示され、
又その接点は領域40cと40bの間の上記直列回路を閉接す
る。電源と出力制御アクチュエータとからなる外部回路
が通常に動作すると、過電流検出器534はゼロのままで
あるが、出力電流制御回路536が１を出力すると、「排
他的論理和」517が指令信号S0とこれに応じた動作との
間の一致を確認する。
上記した場合とは異なって、不一致の場合は、回路51
7は障害信号を発生し、これは表示される。
第６図は過電流検出器を用いた機能534と536の１実施
例を示し、該検出器はプランジャヒューズ5340により形
成され、該ヒューズは絶縁片5350と出力電流モニタとを
通して接点5140を作動し、該モニタは光カップラ5330の
発光ダイオードと抵抗器5361と並列に、低電圧直列ツェ
ナダイオード5360から形成される。
第５図に示した回路の残部は第４図に示したものに同
等なので、中央ユニットと対話するための要素の全てが
再び見出され、それ等の動作は既に記載されている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペノ オリヴイール フランス国，06600 アンテイベ，アヴ ニユ ドウ ニス，レ バステイデ ド ウ ラ メール（番地なし) (72)発明者 クアトセ ジエシ トーマス アメリカ合衆国，94925 カリフオルニ ア，フイフアー アヴエニユ コルテ マデラ，２番地 デイジタル オートメ ーシヨン コーポレーシヨン内 (56)参考文献 特開 昭55−80110（ＪＰ，Ａ) 特開 昭57−60404（ＪＰ，Ａ)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】所定数のデータラインを含むバスに接続さ
    れた中央ユニット（２）を含むプログラマブルコントロ
    ーラのための入出力装置であって、 センサ（９）に接続されて前記サンサから発せられる状
    態信号を受ける少なくとも１つの入力接続エレメント
    と、 アクチュエータ（７）に接続されて前記アクチュエータ
    にコントロール信号を伝送する少なくとも１つの出力接
    続エレメントと、 前記バスに接続されて前記中央ユニットからの前記コン
    トロール信号に対応する出力信号を受け、前記状態信号
    に対応する入力信号を前記バスに伝送する入力／出力接
    続エレメントと、 前記入力／出力接続エレメントを前記入力接続エレメン
    ト及び前記出力接続エレメントに接続する第１及び第２
    電子チャンネルと、を少なくとも１枚の印刷回路基板上
    に有し、 前記第１及び第２電子チャンネルは、前記バス、前記セ
    ンサ及び前記アクチュエータの間に２つの論理インター
    フェースを形成しており、 （ｉ） 前記第１電子チャンネルは：前記入力接続エレ
    メントに接続して前記状態信号を受け、前記入力／出力
    接続エレメントへ前記状態信号に対応する第１内部論理
    信号を伝送する第１電流遮断信号伝送手段（36,302）
    と；前記入力接続エレメントに接続されて前記状態信号
    を受け、前記状態信号に対応する第１外部相関信号を生
    成する第２電流遮断信号伝送手段（39,304）と；前記第
    １及び第２電流遮断信号伝送手段に接続されて、前記第
    １内部論理信号と前記第１外部相関信号との不一致を検
    知したときに第１不一致信号を生成する第１不一致検知
    回路（306）と；からなり、 （ii） 前記第２電子チャンネルは：前記入力／出力接
    続エレメントに接続して前記出力信号を受けて前記出力
    接続エレメントへ前記コントロール信号に対応する第２
    内部論理信号を伝送する第３電流遮断信号伝送手段（40
    7）と；前記出力接続エレメントに接続されており、前
    記出力信号を検知する第１検知手段と、前記第１検知手
    段によって検知された前記出力信号に応じて前記コント
    ロール信号を表わす第２外部相関信号を生成する第４電
    流遮断信号伝送手段（415）と；前記第３及び第４電流
    遮断信号伝送手段に接続されて、前記第２内部論理信号
    と前記外部相関信号との不一致を検知したときに第２不
    一致信号を生成する第２不一致検知回路（417）と；か
    らなり、 前記第１及び第２不一致信号（306,417）は前記回路基
    板上に設けられた少なくとも１つの付加接続エレメント
    を介して前記中央ユニットに伝送される、 ことを特徴とする入出力装置。
  2. 【請求項２】前記第１検知手段は、負荷電圧検知手段か
    らなることを特徴とする請求項１記載の入出力装置。
  3. 【請求項３】前記出力接続エレメントが、電流リミッタ
    と、前記電流リミッタの動作を信号表示する手段と、を
    含むことを特徴とする請求項１記載の入出力装置。
  4. 【請求項４】前記出力接続エレメントが、自身の溶融を
    信号表示する手段を含むフューズを含むことを特徴とす
    る請求項１記載の入出力装置。
  5. 【請求項５】前記第１及び第２不一致検知回路に各々が
    接続した第１及び第２入力端子と、前記第１及び第２不
    一致検知回路の一方によって検知された不一致を信号表
    示する手段に接続された出力端子と、を有するOR回路を
    更に有することを特徴とする請求項１記載の入出力装
    置。
  6. 【請求項６】前記不一致検知回路の少なくとも一方に接
    続されて、不一致の表示をなす信号表示手段を更に有す
    ることを特徴とする請求項１記載の入出力装置。
  7. 【請求項７】前記不一致検知回路の双方に接続されて前
    記第１及び第２不一致信号をコード化し、得られるコー
    ド化信号を前記入力／出力接続エレメントに供給するコ
    ーディング回路を更に有することを特徴とする請求項１
    記載の入出力装置。
  8. 【請求項８】前記入力接続エレメント及び前記出力接続
    エレメントは前記基板上に着脱自在に連結する少なくと
    も１つの外部接続ストリップを有し、 前記外部接続ストリップは、前記基板に対する自身の離
    脱の前の初期変位及び再連結の後の最終変位を検知する
    第２検知手段を有し、 前記第２検知手段は、離脱／再連結信号を生成する手段
    と、前記離脱／再連結信号をコード化する手段と、該コ
    ード化離脱／再連結信号を前記中央ユニットに伝送する
    伝送手段と、からなることを特徴とする請求項１記載の
    入出力装置。
  9. 【請求項９】前記第２検知手段は、前記出力接続エレメ
    ントに接続されて前記出力接続エレメントを前記外部接
    続ストリップの離脱の前にリセットするリセット手段に
    接続されていることを特徴とする請求項８記載の入出力
    装置。
  10. 【請求項１０】前記伝送手段は、前記不一致信号及び離
    脱／再連結信号を各々受ける入力端子と、前記付加接続
    エレメントを介して前記中央ユニットに接続される出力
    端子と、を有することを特徴とする請求項８記載の入出
    力装置。
  11. 【請求項１１】前記基板は前記バスのデータラインの数
    より大なる数の伝送チャンネルを有し、 更に、前記伝送チャンネルを前記データラインに接続す
    る多重化手段を有することを特徴とする請求項１記載の
    入出力装置。
JP59502221A 1983-06-03 1984-06-01 プログラマブルコントローラの入出力装置 Expired - Lifetime JP2554042B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8309539A FR2547075B1 (fr) 1983-06-03 1983-06-03 Procede et dispositif pour la protection et le controle de la transmission des informations entre l'unite centrale d'un automate programmable et les capteurs et/ou les actionneurs du processus commande
FR8309539 1983-06-03

Publications (2)

Publication Number Publication Date
JPS60501526A JPS60501526A (ja) 1985-09-12
JP2554042B2 true JP2554042B2 (ja) 1996-11-13

Family

ID=9289618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59502221A Expired - Lifetime JP2554042B2 (ja) 1983-06-03 1984-06-01 プログラマブルコントローラの入出力装置

Country Status (9)

Country Link
US (1) US4774656A (ja)
EP (1) EP0144372B1 (ja)
JP (1) JP2554042B2 (ja)
CA (1) CA1221150A (ja)
DE (1) DE3479250D1 (ja)
FR (1) FR2547075B1 (ja)
IT (1) IT1176238B (ja)
SG (1) SG77589G (ja)
WO (1) WO1984004977A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713778B2 (ja) * 1985-08-30 1995-02-15 株式会社日立製作所 プログラマブルシ−ケンスコントロ−ラ
US4839852A (en) * 1985-09-27 1989-06-13 Allen-Bradley Company, Inc. Programmable controller with self testing I/O structure
EP0216336B1 (en) * 1985-09-27 1991-03-27 Allen-Bradley Company, Inc. Programmable controller with self testing i/o structure
DE3627621A1 (de) * 1986-08-14 1988-02-18 Nordischer Maschinenbau Elektronische steuerungsvorrichtung zum steuern von stellgliedern in einer fischbearbeitungsmaschine
JPS63128266A (ja) * 1986-11-18 1988-05-31 Toshiba Corp 基板電圧測定方式
US4949299A (en) * 1987-12-04 1990-08-14 Allen-Bradley Company, Inc. Industrial control communication network and method
US4992978A (en) * 1988-03-31 1991-02-12 Wiltron Company Cross-path optimization in multi-task processing
EP0374293A1 (de) * 1988-12-22 1990-06-27 Siemens Aktiengesellschaft Ausgabeschaltungsanordnung
US5276611A (en) * 1989-05-25 1994-01-04 Andrea Ghiraldi Management of parameters relating to a dialysis treatment
FR2681160B1 (fr) * 1991-09-05 1995-03-24 Telemecanique Dispositif d'entree ou de sortie, notamment pour automate programmable.
US5418438A (en) * 1993-02-26 1995-05-23 General Electric Company Draft inducer air flow control
US5682826A (en) 1993-02-22 1997-11-04 General Electric Company Systems and methods for controlling a draft inducer for a furnace
US5676069A (en) 1993-02-22 1997-10-14 General Electric Company Systems and methods for controlling a draft inducer for a furnace
US5616995A (en) 1993-02-22 1997-04-01 General Electric Company Systems and methods for controlling a draft inducer for a furnace
US5680021A (en) 1993-02-22 1997-10-21 General Electric Company Systems and methods for controlling a draft inducer for a furnace
US5757275A (en) * 1995-12-29 1998-05-26 Siemens Energy & Automation, Inc. Fault monitoring technique for programmable logic controllers
US6094600A (en) * 1996-02-06 2000-07-25 Fisher-Rosemount Systems, Inc. System and method for managing a transaction database of records of changes to field device configurations
FR2761173B1 (fr) * 1997-03-19 1999-05-14 Schneider Automation Module d'automate programmable
US6490493B1 (en) 1999-01-21 2002-12-03 Rosemount Inc. Industrial process device management software
US6618630B1 (en) 1999-07-08 2003-09-09 Fisher-Rosemount Systems, Inc. User interface that integrates a process control configuration system and a field device management system
US6684680B2 (en) * 2002-06-03 2004-02-03 Optical Sensors, Inc. Cartridge for packaging a sensor in a fluid calibrant
DE10308027A1 (de) * 2003-02-24 2004-09-09 Brinkhus, Hartmut B., Dr. Schnittstellenschaltkreis für Prozeßankopplungen
GB0500223D0 (en) * 2005-01-07 2005-02-16 Imi Norgren Ltd Communication system
CA2619075A1 (en) * 2007-08-28 2009-02-28 Aos Holding Company Appliance having a safety string
US9927788B2 (en) 2011-05-19 2018-03-27 Fisher-Rosemount Systems, Inc. Software lockout coordination between a process control system and an asset management system
DE102013105419B3 (de) * 2013-05-27 2014-07-17 Ebm-Papst Mulfingen Gmbh & Co. Kg EC-Motor mit dynamischer Bestimmung der Degradation der Optokoppler

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964026A (en) * 1973-05-22 1976-06-15 Nissan Motor Co., Ltd. Sequence block display system
US4162536A (en) * 1976-01-02 1979-07-24 Gould Inc., Modicon Div. Digital input/output system and method
US4137565A (en) * 1977-01-10 1979-01-30 Xerox Corporation Direct memory access module for a controller
US4275455A (en) * 1977-07-11 1981-06-23 Automation Systems, Inc. Output interface card suitable for use with a programmable logic controller
US4178634A (en) * 1977-07-11 1979-12-11 Automation Systems Inc. Programmable logic controller
US4158226A (en) * 1977-11-21 1979-06-12 Allen-Bradley Company Programmable controller with limit detection
US4386400A (en) * 1977-12-15 1983-05-31 International Business Machines Corp. Reset of a selected I/O channel and associated peripheral equipment by means independent of the channel
JPS5580110A (en) * 1978-12-14 1980-06-17 Toyoda Mach Works Ltd Signal output circuit
FR2444742A1 (fr) * 1978-12-18 1980-07-18 Amiens Const Elect Mec Perfectionnement aux machines a laver automatiques
US4251883A (en) * 1979-04-16 1981-02-17 Allen-Bradley Company Fault detection apparatus for a programmable controller
DE2944711A1 (de) * 1979-11-06 1981-05-14 Trützschler GmbH & Co KG, 4050 Mönchengladbach Verfahren und vorrichtung zur vervielfaeltigung der eingaenge einer programmierbaren steuerung
US4322771A (en) * 1979-12-31 1982-03-30 Allen-Bradley Company Triac-protected output circuit
US4388697A (en) * 1980-09-08 1983-06-14 Bell Telephone Laboratories, Incorporated Voiceband data set circuitry with dual bus architecture
JPS5760404A (en) * 1980-09-29 1982-04-12 Omron Tateisi Electronics Co Output unit of programmable logic controller
DE3206891A1 (de) * 1982-02-26 1983-09-15 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur fehlerdiagnose fuer speicherprogrammierbare steuerungen
US4510565A (en) * 1982-09-20 1985-04-09 Allen-Bradley Company Programmable controller with intelligent positioning I/O modules
FR2544556B1 (fr) * 1983-04-15 1985-07-05 Telemecanique Electrique Dispositif entree/sortie pour automate programmable, gamme de tels dispositifs et procede pour realiser leur bornier

Also Published As

Publication number Publication date
IT1176238B (it) 1987-08-18
IT8421224A1 (it) 1985-12-01
IT8421224A0 (it) 1984-06-01
EP0144372B1 (fr) 1989-08-02
US4774656A (en) 1988-09-27
EP0144372A1 (fr) 1985-06-19
FR2547075A1 (fr) 1984-12-07
FR2547075B1 (fr) 1986-03-28
JPS60501526A (ja) 1985-09-12
CA1221150A (fr) 1987-04-28
DE3479250D1 (en) 1989-09-07
SG77589G (en) 1990-04-20
WO1984004977A1 (fr) 1984-12-20

Similar Documents

Publication Publication Date Title
JP2554042B2 (ja) プログラマブルコントローラの入出力装置
EP0109602B1 (en) Fault tolerable redundancy control
EP0116553B1 (en) Method and apparatus for bus fault location
JPH0782369B2 (ja) プログラマブルコントローラの入出力装置
JPH0549190B2 (ja)
US8274771B2 (en) Safety switching device and modular failsafe control system
EP0446061A2 (en) Abnormal temperature detector for electronic apparatus
EP1953063A1 (en) Field vital output device and system for directly interfacing a control logic unit with at least one or more wayside units
JP3145942B2 (ja) 電源システム
KR920007476B1 (ko) 광학섬유를 사용한 루우프 네트워크 데이터 전송 시스템의 고장진단장치
JP2505386B2 (ja) 信号灯制御システム
KR101631631B1 (ko) 보호계전기의 고장진단 및 복구방법
JPH05207637A (ja) ディジタルリレー
JPH02149040A (ja) データ伝送方式
JP2907075B2 (ja) ケーブル布線接続監視方式
JP4236822B2 (ja) 事故自動復旧装置の試験方法
KR200310455Y1 (ko) 교환기에서스탠바이버스시험회로
JP3395288B2 (ja) 情報処理装置と情報処理方法
JP2998813B2 (ja) 伝送装置
JPH05199646A (ja) ディジタルリレーの監視制御装置
KR20010040297A (ko) 모니터링 시스템
JPH08278823A (ja) 電源制御方式
JPH1168802A (ja) 環境異常監視システム
KR0128198Y1 (ko) 분산 제어 시스템의 고장 검출회로
JPS59201126A (ja) 共通バス制御方式