JPS63128266A - 基板電圧測定方式 - Google Patents
基板電圧測定方式Info
- Publication number
- JPS63128266A JPS63128266A JP61272942A JP27294286A JPS63128266A JP S63128266 A JPS63128266 A JP S63128266A JP 61272942 A JP61272942 A JP 61272942A JP 27294286 A JP27294286 A JP 27294286A JP S63128266 A JPS63128266 A JP S63128266A
- Authority
- JP
- Japan
- Prior art keywords
- board
- line
- shift register
- substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000005259 measurement Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000000691 measurement method Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 2
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、各種回路要素が搭載されている複数の基板
を備えた情報処理システムに係り、特に基板のＤＣ電源
電圧を測定するための基板電圧測定方式に関する。
を備えた情報処理システムに係り、特に基板のＤＣ電源
電圧を測定するための基板電圧測定方式に関する。
（従来の技術）
一般に、この種の基板はシャーシに実装されているため
、そのＤＣ電源電圧を調べることは容易ではなかった。
、そのＤＣ電源電圧を調べることは容易ではなかった。
また、ＤＣ電源電圧を調べるためには、専用の電圧測定
器が必要であった。このため、電圧マージン試験などに
おいて、わずかに電圧を変えてみたい場合でも、測定器
の入手と電圧測定に時間を費やさなければならなかった
。
器が必要であった。このため、電圧マージン試験などに
おいて、わずかに電圧を変えてみたい場合でも、測定器
の入手と電圧測定に時間を費やさなければならなかった
。
（発明が解決しようとする問題点）
上記したように従来は、電圧マージン試験などにおける
基板電圧測定に専用の測定器を必要とし、その測定能率
も悪いという問題があった。
基板電圧測定に専用の測定器を必要とし、その測定能率
も悪いという問題があった。
この発明は上記事情に鑑みてなされたものでその目的は
、基板電圧測定が、電圧測定器を用いることなく且つ能
率よく行なえる基板電圧測定方式を提供することにある
。
、基板電圧測定が、電圧測定器を用いることなく且つ能
率よく行なえる基板電圧測定方式を提供することにある
。
［発明の構成コ
（問題点を解決するための手段と作用）この発明では、
情報処理システム内の１つ以上の任意の基板に、対応す
る基板のＤＣ電源電圧を測定する基板電圧測定回路が設
けられる。この回路は、サポートプロセッサと共に、フ
ァンクションライン、クロックラインおよび第１並びに
第２直列データラインを有するシリアルバスに接続され
る。また、上記基板電圧測定回路には、サポートプロセ
ッサにより上記ファンクションラインが入力モードに設
定された場合に第１直列データライン経由で転送される
基板識別子をクロックライン経由で転送される（システ
ムクロックとは独立の）クロック信号に応じて直列入力
する第１シフトレジスタと、対応する基板に供給される
ＤＣ電源電圧の電圧値をディジタル電圧値に変換するア
ナログ／ディジタル変換器と、この変換器の出力データ
を保持し、その保持データを、サポートプロセッサによ
りファンクションラインが出力モードに設定された場合
にクロックライン経由で転送されるクロック信号に応じ
て直列出力する第２シフトレジスタとが設けられ、第１
シフトレジスタに保持された基板識別子が対応する上記
基板に固有の基板識別子に一致し且つ上記出力モードの
場合に、第２シフトレジスタからの直列出力データを第
２直列データラインに出力することにより、サポートプ
ロセッサにおいて所望の基板の基板電圧読取りが行なえ
るようになっている。
情報処理システム内の１つ以上の任意の基板に、対応す
る基板のＤＣ電源電圧を測定する基板電圧測定回路が設
けられる。この回路は、サポートプロセッサと共に、フ
ァンクションライン、クロックラインおよび第１並びに
第２直列データラインを有するシリアルバスに接続され
る。また、上記基板電圧測定回路には、サポートプロセ
ッサにより上記ファンクションラインが入力モードに設
定された場合に第１直列データライン経由で転送される
基板識別子をクロックライン経由で転送される（システ
ムクロックとは独立の）クロック信号に応じて直列入力
する第１シフトレジスタと、対応する基板に供給される
ＤＣ電源電圧の電圧値をディジタル電圧値に変換するア
ナログ／ディジタル変換器と、この変換器の出力データ
を保持し、その保持データを、サポートプロセッサによ
りファンクションラインが出力モードに設定された場合
にクロックライン経由で転送されるクロック信号に応じ
て直列出力する第２シフトレジスタとが設けられ、第１
シフトレジスタに保持された基板識別子が対応する上記
基板に固有の基板識別子に一致し且つ上記出力モードの
場合に、第２シフトレジスタからの直列出力データを第
２直列データラインに出力することにより、サポートプ
ロセッサにおいて所望の基板の基板電圧読取りが行なえ
るようになっている。
（実施例）
第１図はこの発明に直接関係する基板電圧測定回路のブ
ロック構成図、第２図は第１図の基板電圧測定回路が搭
載された各種基板を有する情報処理システムのブロック
構成図を示す。
ロック構成図、第２図は第１図の基板電圧測定回路が搭
載された各種基板を有する情報処理システムのブロック
構成図を示す。
第２図において、１１はシステムの中心を成すＣＰＵ、
１２はＣＰ Ｕ １１の筐体である。筺体１２には、例
えば２種の電′ｇＡ１３．１４と、各種回路要素が搭載
されており電源１３から第１のＤＣ電源電圧が供給され
る例えば６枚の基板１５−１〜１５−６と、各種回路要
素が搭載されており電源１４から第２のＤＣＩｆ源電圧
が供給される例えば３枚の基板１６−１〜１６−３とが
実装されている。基板１５−１〜１５−６．１６−１〜
１６−３には、第１図に示す基板電圧測定回路も搭載さ
れている。基板１５−１〜１５−６．１６−１〜１６−
３ （内の基板電圧測定回路）は、基板１５−１〜１５
−６．１６−１〜１６−３（内の基板電圧測定回路）か
らの基板電圧測定結果（更には基板情報）の読取り等を
システムから独立に行なうマイクロプログラム制御方式
のサポートプロセッサ（以下、ＭＳＰと称する）１７と
共に、シリアルバス１８に接続されている。ＭＳＰ１７
には、入出力装置としてのコンソールディスプレイ１９
が接続されている。
１２はＣＰ Ｕ １１の筐体である。筺体１２には、例
えば２種の電′ｇＡ１３．１４と、各種回路要素が搭載
されており電源１３から第１のＤＣ電源電圧が供給され
る例えば６枚の基板１５−１〜１５−６と、各種回路要
素が搭載されており電源１４から第２のＤＣＩｆ源電圧
が供給される例えば３枚の基板１６−１〜１６−３とが
実装されている。基板１５−１〜１５−６．１６−１〜
１６−３には、第１図に示す基板電圧測定回路も搭載さ
れている。基板１５−１〜１５−６．１６−１〜１６−
３ （内の基板電圧測定回路）は、基板１５−１〜１５
−６．１６−１〜１６−３（内の基板電圧測定回路）か
らの基板電圧測定結果（更には基板情報）の読取り等を
システムから独立に行なうマイクロプログラム制御方式
のサポートプロセッサ（以下、ＭＳＰと称する）１７と
共に、シリアルバス１８に接続されている。ＭＳＰ１７
には、入出力装置としてのコンソールディスプレイ１９
が接続されている。
上記シリアルバス１８は、第１図に示すように、動作モ
ード（ここでは入出力モード）を指定するファンクショ
ン信号ＦＮＣの転送に供されるファンクションライン２
１と、システムクロックとは独立のクロック信号ＣＬＫ
の転送に供されるクロックライン２２と、２本の直列デ
ータライン２３．２４を６一 有している。この実施例において、直列データライン２
３は基板電圧測定回路からの直列出力データＯＵＴの転
送に供され、直列データライン２４は基板電圧測定回路
への直列入力データＩＮの転送に供される。
ード（ここでは入出力モード）を指定するファンクショ
ン信号ＦＮＣの転送に供されるファンクションライン２
１と、システムクロックとは独立のクロック信号ＣＬＫ
の転送に供されるクロックライン２２と、２本の直列デ
ータライン２３．２４を６一 有している。この実施例において、直列データライン２
３は基板電圧測定回路からの直列出力データＯＵＴの転
送に供され、直列データライン２４は基板電圧測定回路
への直列入力データＩＮの転送に供される。
第１図において、３１は電源１３または１４から供給さ
れるＤＣ電源電圧の電圧値（アナログ電圧値）をディジ
タル電圧値に変換するアナログ／ディジタル変換器（以
下、ＡＤＣと称する）、３２はＡＤＣ３１からの変換出
力データ（ディジタル電圧値）または基板情報のいずれ
か一方を選択するセレクタである。この基板情報は、対
応する基板の製造番号、変更履歴などを示す基板管理情
報と、対応する基板のエラー情報などのステータス情報
から成る。
れるＤＣ電源電圧の電圧値（アナログ電圧値）をディジ
タル電圧値に変換するアナログ／ディジタル変換器（以
下、ＡＤＣと称する）、３２はＡＤＣ３１からの変換出
力データ（ディジタル電圧値）または基板情報のいずれ
か一方を選択するセレクタである。この基板情報は、対
応する基板の製造番号、変更履歴などを示す基板管理情
報と、対応する基板のエラー情報などのステータス情報
から成る。
３３は直列データライン２４からの直列入力データＩＮ
を例えばＭＳＢ （最上位ビット位置）側入力端から直
列入力するシフトレジスタ、３４はシフトレジスタ３３
の保持データのＬＳＢ （最下位ビット）を除く残りビ
ットと、対応する基板に固有の基板識別番号ＩＤＯとを
比較して一致を検出する比較器である。シフトレジスタ
３３は、ファンクションライン２１に接続されるシフト
イネーブル端子ＥＮと、クロックライン２２に接続され
るクロック端子ＯＫとを有しているａ３５はファンクシ
ョンライン２１上のファンクション信号ＦＮＣが供給さ
れるインバータ、３６はインバータ３５および比較器３
４の各出力信号が供給されるナントゲートである。３７
はセレクタ３２の選択出力データを保持し、その保持デ
ータを直列出力するシフトレジスタ、３８はシフトレジ
スタ３７の直列出力データをナントゲート３６の出力信
号に応じて直列データライン２３上に出力する出力ドラ
イバである。シフトレジスタ３７はクロックライン２２
に接続されるクロック端子ＣＫと、インバータ３５の出
力に接続されるロード端子しならびにシフトイネーブル
端子ＥＮとを有している。
を例えばＭＳＢ （最上位ビット位置）側入力端から直
列入力するシフトレジスタ、３４はシフトレジスタ３３
の保持データのＬＳＢ （最下位ビット）を除く残りビ
ットと、対応する基板に固有の基板識別番号ＩＤＯとを
比較して一致を検出する比較器である。シフトレジスタ
３３は、ファンクションライン２１に接続されるシフト
イネーブル端子ＥＮと、クロックライン２２に接続され
るクロック端子ＯＫとを有しているａ３５はファンクシ
ョンライン２１上のファンクション信号ＦＮＣが供給さ
れるインバータ、３６はインバータ３５および比較器３
４の各出力信号が供給されるナントゲートである。３７
はセレクタ３２の選択出力データを保持し、その保持デ
ータを直列出力するシフトレジスタ、３８はシフトレジ
スタ３７の直列出力データをナントゲート３６の出力信
号に応じて直列データライン２３上に出力する出力ドラ
イバである。シフトレジスタ３７はクロックライン２２
に接続されるクロック端子ＣＫと、インバータ３５の出
力に接続されるロード端子しならびにシフトイネーブル
端子ＥＮとを有している。
次に、この発明の一実施例の動作を、ＭＳＰ１７が基板
１５−１のＤＣ電源電圧を読取る場合を例にとり、第３
図および第４図のタイミングチャートを参照して説明す
る。
１５−１のＤＣ電源電圧を読取る場合を例にとり、第３
図および第４図のタイミングチャートを参照して説明す
る。
まず、作業者は、コンソールディスプレイ１９から基板
１５−１を示す基板識別番号を入力し、ＭＳＰ１７に対
して基板電圧読取りを要求する。これによりＭＳＰ１７
は、コンソールディスプレイ１９から入力された基板識
別番号に基板電圧読取りを示す論理゛１′の基板電圧読
取り指示ビットが付加されたデータ（直列入力データＩ
Ｎ）を、シリアルバス１８の直列データライン２４上に
、基板電圧読取り指示ビットから順に１ビツトずつ直列
出力する。
１５−１を示す基板識別番号を入力し、ＭＳＰ１７に対
して基板電圧読取りを要求する。これによりＭＳＰ１７
は、コンソールディスプレイ１９から入力された基板識
別番号に基板電圧読取りを示す論理゛１′の基板電圧読
取り指示ビットが付加されたデータ（直列入力データＩ
Ｎ）を、シリアルバス１８の直列データライン２４上に
、基板電圧読取り指示ビットから順に１ビツトずつ直列
出力する。
同時にＭＳＰ１７は、第３図に示すように、この直列出
力動作に同期した（パルス列から成る）クロック信号Ｃ
ＬＫをクロックライン２２上に出力する。
力動作に同期した（パルス列から成る）クロック信号Ｃ
ＬＫをクロックライン２２上に出力する。
直列データライン２４上の直列入力データＩＮは、基板
１５−１〜１５−６．１６−１〜１６−３にそれぞれ搭
載されている基板電圧測定回路（第１図）のシフトレジ
スタ３３の（ＭＳＢ側）直列入力端に導かれる。またフ
ァンクションライン２１上のファンクション信号ＦＮＣ
，クロックライン２２上のクロック信号Ｃ，ＬＫは、そ
れぞれシフトレジスタ３３の端子ＥＮ。
１５−１〜１５−６．１６−１〜１６−３にそれぞれ搭
載されている基板電圧測定回路（第１図）のシフトレジ
スタ３３の（ＭＳＢ側）直列入力端に導かれる。またフ
ァンクションライン２１上のファンクション信号ＦＮＣ
，クロックライン２２上のクロック信号Ｃ，ＬＫは、そ
れぞれシフトレジスタ３３の端子ＥＮ。
ＧＫに導かれる。この状態に叩いて、ファンクシ−〇−
ョン信号ＦＮＣは入力モードを示す論理１４１ ｊｌに
設定されている（第３図）。シフトレジスタ３３の端子
ＥＮに導かれる信号ＦＮＣが論理“１″の場合、シフト
レジスタ３３の直列入力動作が許可される。しかして、
シフトレジスタ３３の（ＭＳＭ側）直列入力端に導かれ
る直列データライン２４からの直ａ」入力データＩ Ｎ
ｔｔ、同レジスタ３３の端子ＣＫに導かれるクロック
ライン２２からのクロック信号ＣＬＫに応じ、同レジス
タ３３に１ビツトずつ直列入力される。このようにして
、（ＭＳＰ１７から直列転送された）基板１５−１の基
板識別番号に基板電圧読取り指示ビットが付加されたデ
ータがシフトレジスタ３３に保持される。
設定されている（第３図）。シフトレジスタ３３の端子
ＥＮに導かれる信号ＦＮＣが論理“１″の場合、シフト
レジスタ３３の直列入力動作が許可される。しかして、
シフトレジスタ３３の（ＭＳＭ側）直列入力端に導かれ
る直列データライン２４からの直ａ」入力データＩ Ｎ
ｔｔ、同レジスタ３３の端子ＣＫに導かれるクロック
ライン２２からのクロック信号ＣＬＫに応じ、同レジス
タ３３に１ビツトずつ直列入力される。このようにして
、（ＭＳＰ１７から直列転送された）基板１５−１の基
板識別番号に基板電圧読取り指示ビットが付加されたデ
ータがシフトレジスタ３３に保持される。
シフトレジスタ３３の保持データのうち、ＬＳＢ即ち基
板電圧読取り指示ビットは、セレクタ３２の選択制御信
号に用いられる。このセレクタ３２の一方の入力には、
ＡＤＣ３１の出力データ即ちＤＣ電源電圧のディジタル
電圧値が導かれ、他方の入力には基板情報が導かれる。
板電圧読取り指示ビットは、セレクタ３２の選択制御信
号に用いられる。このセレクタ３２の一方の入力には、
ＡＤＣ３１の出力データ即ちＤＣ電源電圧のディジタル
電圧値が導かれ、他方の入力には基板情報が導かれる。
セレクタ３２は、シフトレジスタ３３のＬＳＥ３位置か
らの基−板電圧読取り指示ビットが論理１１１ ＴＴの
場合にはＡＤＣ３１からの出力データを選択し、論理Ｌ
Ｌ Ｏ”の場合には基板情報を選択する。基板電圧読取
り指示ビットが論理″１”であるこの例では、ＡＤＣ３
１の出力データが選択され、シフトレジスタ３７の並列
入力端に導かれる。また、シフトレジスタ３３の保持デ
ータのうち、ＬＳＢを除くデータ即ち基板１５−１の基
板識別番号は、比較器３４の一方の入力に導かれる。
らの基−板電圧読取り指示ビットが論理１１１ ＴＴの
場合にはＡＤＣ３１からの出力データを選択し、論理Ｌ
Ｌ Ｏ”の場合には基板情報を選択する。基板電圧読取
り指示ビットが論理″１”であるこの例では、ＡＤＣ３
１の出力データが選択され、シフトレジスタ３７の並列
入力端に導かれる。また、シフトレジスタ３３の保持デ
ータのうち、ＬＳＢを除くデータ即ち基板１５−１の基
板識別番号は、比較器３４の一方の入力に導かれる。
この比較器３４の他方の入力には、予め設定されている
基板識別番号ＩＤＯが導かれる。比較器３４は、これら
再入力内容が一致している場合だけ、論理“１′°の一
致検出信号を出力する。この実施例において、比較器３
４から論理“１″の信号が出力される基板は、基板１５
−１であることは明らかである。
基板識別番号ＩＤＯが導かれる。比較器３４は、これら
再入力内容が一致している場合だけ、論理“１′°の一
致検出信号を出力する。この実施例において、比較器３
４から論理“１″の信号が出力される基板は、基板１５
−１であることは明らかである。
さて、ＭＳＰ１７は、基板１５−１の基板識別番号に基
板電圧読取り指示ビットが付加されたデータの出力を終
了すると、基板電圧測定値の出力を許可する出力モード
設定のために、ファンクションライン２１上のファンク
ション信号ＦＮＣを第４図に示すように論理“′Ｏ″に
切替える。そしてＭＳＰ１７は、基板電圧測定値の出力
ビツト数分のパルスから成るクロック信号ＣＬＫをクロ
ックライン２２上に出力する。
板電圧読取り指示ビットが付加されたデータの出力を終
了すると、基板電圧測定値の出力を許可する出力モード
設定のために、ファンクションライン２１上のファンク
ション信号ＦＮＣを第４図に示すように論理“′Ｏ″に
切替える。そしてＭＳＰ１７は、基板電圧測定値の出力
ビツト数分のパルスから成るクロック信号ＣＬＫをクロ
ックライン２２上に出力する。
ファンクションライン２１上のファンクション信号ＦＮ
Ｃは、基板１５−１〜１５−６．１６−１〜１６−３に
それぞれ搭載されている基板電圧測定回路（第１図）の
インバータ３５に導かれ、同インバータ３５でレベル反
転されてシフトレジスタ３７の端子り、ＥＮに導かれる
。またシフトレジスタ３７の端子ＣＫには、クロックラ
イン２２上のクロック信号ＣＬＫが導かれる。ファンク
ション信号ＦＮＣが第４図に示すように論理゛０″にな
ると、シフトレジスタ３７の端子しの論理状態は１″と
なる。この結果、シフトレジスタ３７のロード動作が許
可され、その並列入力端に導かれているセレクタ３２か
らの出力データ即ちディジタル電圧値が同レジスタ３７
にロードされる。ファンクション信号ＦＮＣが上記のよ
うに論理“０″になると、シフトレジスタ３７の端子Ｅ
Ｎの論理状態も１″となる。この結果、シフトレジスタ
３７の直列出力動作が許可され、同レジスタ３３にロー
ドされたディジタル電圧値が、同レジスタ３３の端子Ｃ
Ｋに導かれるクロックライン２２からのクロック信号Ｃ
ＬＫに応じてその直列出力端から１ビツトずつ直列出力
される。
Ｃは、基板１５−１〜１５−６．１６−１〜１６−３に
それぞれ搭載されている基板電圧測定回路（第１図）の
インバータ３５に導かれ、同インバータ３５でレベル反
転されてシフトレジスタ３７の端子り、ＥＮに導かれる
。またシフトレジスタ３７の端子ＣＫには、クロックラ
イン２２上のクロック信号ＣＬＫが導かれる。ファンク
ション信号ＦＮＣが第４図に示すように論理゛０″にな
ると、シフトレジスタ３７の端子しの論理状態は１″と
なる。この結果、シフトレジスタ３７のロード動作が許
可され、その並列入力端に導かれているセレクタ３２か
らの出力データ即ちディジタル電圧値が同レジスタ３７
にロードされる。ファンクション信号ＦＮＣが上記のよ
うに論理“０″になると、シフトレジスタ３７の端子Ｅ
Ｎの論理状態も１″となる。この結果、シフトレジスタ
３７の直列出力動作が許可され、同レジスタ３３にロー
ドされたディジタル電圧値が、同レジスタ３３の端子Ｃ
Ｋに導かれるクロックライン２２からのクロック信号Ｃ
ＬＫに応じてその直列出力端から１ビツトずつ直列出力
される。
シフトレジスタ３７から直列出力されるディジタル電圧
値は出力ドライバ３８に導かれる。出力ドライバ３８は
、ナントゲート３６の出力信号が論理１１０ ＩＩの場
合に出力イネーブル状態となり、シフトレジスタ３７か
らの直列出力データをそのまま直列データライン２３上
に出力する。上記ナントゲート３６には、比較器３４お
よびインバータ３５の各出力信号が導かれている。イン
バータ３５の出力信号は、ファンクション信号ＦＮＣが
論理１１０ ＩＩであるこの例では、論理１１１ ＩＩ
である。したがって、ナントゲート３６の出力信号は、
比較器３４の出力信号が論理゛″１”となる基板（ここ
では基板１５−１ ）においてのみ論理゛０″となる。
値は出力ドライバ３８に導かれる。出力ドライバ３８は
、ナントゲート３６の出力信号が論理１１０ ＩＩの場
合に出力イネーブル状態となり、シフトレジスタ３７か
らの直列出力データをそのまま直列データライン２３上
に出力する。上記ナントゲート３６には、比較器３４お
よびインバータ３５の各出力信号が導かれている。イン
バータ３５の出力信号は、ファンクション信号ＦＮＣが
論理１１０ ＩＩであるこの例では、論理１１１ ＩＩ
である。したがって、ナントゲート３６の出力信号は、
比較器３４の出力信号が論理゛″１”となる基板（ここ
では基板１５−１ ）においてのみ論理゛０″となる。
即ち、この実施例によれば、入力モードにおいてＭＳＰ
１７から転送された基板識別番号が割当てられている基
板だけが、その基板に供給されているＤＣ電源電圧の電
圧値を示すディジタルデータ（ディジタル電圧値）を、
次の出力モードにおいて（直列出力データＯＵＴとして
）直列データライン２３上に出力することができる。Ｍ
ＳＰ１７は、直列データライン２３上の直列出力データ
ＯＵＴ （ディジタル電圧値）を取込み、コンソールデ
ィスプレイ１９に表示する。
１７から転送された基板識別番号が割当てられている基
板だけが、その基板に供給されているＤＣ電源電圧の電
圧値を示すディジタルデータ（ディジタル電圧値）を、
次の出力モードにおいて（直列出力データＯＵＴとして
）直列データライン２３上に出力することができる。Ｍ
ＳＰ１７は、直列データライン２３上の直列出力データ
ＯＵＴ （ディジタル電圧値）を取込み、コンソールデ
ィスプレイ１９に表示する。
以上は、基板電圧読取りについて説明したが、上記実施
例において、論理“Ｏ″の基板電圧読取り指示ビットを
用いれば、コンソールディスプレイ１９から要求された
基板の基板情報を読取ることができる。
例において、論理“Ｏ″の基板電圧読取り指示ビットを
用いれば、コンソールディスプレイ１９から要求された
基板の基板情報を読取ることができる。
なお、前記実施例では、基板電圧測定回路を全ての基板
に設けた場合について説明したが、一部の基板だけに設
けるようにしてもよい。
に設けた場合について説明したが、一部の基板だけに設
けるようにしてもよい。
［発明の効果］
以上詳述したようにこの発明によれば、システム内の所
望の基板の基板電圧測定が、電圧測定器を用いることな
く行なえる。また、この発明によれば、電圧測定のため
のプローブ操作などが不要であり、測定対象となる基板
に触れることなく基板電圧の測定が行なえるので、測定
能率が著しく向上する。
望の基板の基板電圧測定が、電圧測定器を用いることな
く行なえる。また、この発明によれば、電圧測定のため
のプローブ操作などが不要であり、測定対象となる基板
に触れることなく基板電圧の測定が行なえるので、測定
能率が著しく向上する。
第１図はこの発明の一実施例に係る基板電圧測定回路の
ブロック構成図、第２図は第１図の基板電圧測定回路を
搭載する基板を有する情報処理シスチムのブロック構成
図、第３図および第４図は動作を説明するためのタイミ
ングチャートである。 １５−１〜１５−６．１６−１〜１６−３川基板、１７
・・・サポートプロセッサ（ＭＳＰ）、１８・・・シリ
アルバス、１９・・・コンソールディスプレイ、２１・
・・ファンクションライン、２２・・・クロックライン
、２３．２４・・・直列データライン、３１・・・アナ
ログ／ディジタル変換器（ＡＤＣ）、３２・・・セレク
タ、３３．３７・・・シフトレジスタ、３４・・・比較
器（基板識別子検出回路）、３８・・・出力ドライバ。 出願人代理人 弁理士 鈴 江 武 彦第１図
ブロック構成図、第２図は第１図の基板電圧測定回路を
搭載する基板を有する情報処理シスチムのブロック構成
図、第３図および第４図は動作を説明するためのタイミ
ングチャートである。 １５−１〜１５−６．１６−１〜１６−３川基板、１７
・・・サポートプロセッサ（ＭＳＰ）、１８・・・シリ
アルバス、１９・・・コンソールディスプレイ、２１・
・・ファンクションライン、２２・・・クロックライン
、２３．２４・・・直列データライン、３１・・・アナ
ログ／ディジタル変換器（ＡＤＣ）、３２・・・セレク
タ、３３．３７・・・シフトレジスタ、３４・・・比較
器（基板識別子検出回路）、３８・・・出力ドライバ。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (1)
- 【特許請求の範囲】 各種回路要素が搭載されている複数の基板を備えた情報
処理システムにおいて、 動作モード指定に供されるファンクションライン、シス
テムクロックとは独立のクロック信号の転送に供される
クロックライン、および直列データ転送に供される第１
並びに第２直列データラインを有するシリアルバスと、
上記複数の基板のうちの少なくとも１つに設けられた回
路であって上記シリアルバスに接続され対応する基板の
ＤＣ電源電圧を測定する基板電圧測定回路と、この基板
電圧測定回路を上記シリアルバス経由で制御すると共に
周回路との間で直列データ転送を行なうサポートプロセ
ッサとを具備し、 上記基板電圧測定回路が、対応する上記基板に供給され
るＤＣ電源電圧の電圧値をディジタル電圧値に変換する
アナログ／ディジタル変換器と、上記サポートプロセッ
サにより上記ファンクションラインが入力モードに設定
された場合に上記第１直列データライン経由で転送され
る基板識別子を上記クロックライン経由で転送されるク
ロック信号に応じて直列入力する第１シフトレジスタと
、この第１シフトレジスタの内容が対応する上記基板に
固有の基板識別子に一致するか否かを検出する基板識別
子検出回路と、上記アナログ／ディジタル変換器から変
換出力されるディジタル電圧値を保持し、その保持デー
タを、上記サポートプロセッサにより上記ファンクショ
ンラインが出力モードに設定された場合に上記クロック
ライン経由で転送されるクロック信号に応じて直列出力
する第２シフトレジスタと、この第２シフトレジスタか
らの直列出力データを、上記ファンクションラインが出
力モードに設定された場合に上記検出回路の一致検出に
応じて上記第２直列データラインに出力し上記サポート
プロセッサに転送する出力ドライバとを備えていること
を特徴とする基板電圧測定方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272942A JPS63128266A (ja) | 1986-11-18 | 1986-11-18 | 基板電圧測定方式 |
| US07/122,132 US4992970A (en) | 1986-11-18 | 1987-11-17 | System for reading or setting printed circuit boards voltage of computer by support processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272942A JPS63128266A (ja) | 1986-11-18 | 1986-11-18 | 基板電圧測定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63128266A true JPS63128266A (ja) | 1988-05-31 |
Family
ID=17520915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61272942A Pending JPS63128266A (ja) | 1986-11-18 | 1986-11-18 | 基板電圧測定方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4992970A (ja) |
| JP (1) | JPS63128266A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343144A (en) * | 1991-02-28 | 1994-08-30 | Sony Corporation | Electronic device |
| US5613130A (en) * | 1994-11-10 | 1997-03-18 | Vadem Corporation | Card voltage switching and protection |
| US5632039A (en) * | 1995-01-24 | 1997-05-20 | Compaq Computer Corporation | Circuit that automatically switches between supplying a microprocessor with a first voltage and a second voltage |
| KR0163896B1 (ko) * | 1995-12-20 | 1998-12-15 | 김광호 | 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법 |
| US5757171A (en) * | 1996-12-31 | 1998-05-26 | Intel Corporation | On-board voltage regulators with automatic processor type detection |
| US6237103B1 (en) * | 1998-09-30 | 2001-05-22 | International Business Machines Corporation | Power sequencing in a data processing system |
| US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
| US6567272B1 (en) | 2001-11-09 | 2003-05-20 | Dell Products L.P. | System and method for utilizing system configurations in a modular computer system |
| US7444532B2 (en) * | 2001-12-03 | 2008-10-28 | Dell Products L.P. | System and method for autonomous power sequencing |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1536046A (en) * | 1976-06-30 | 1978-12-20 | Ibm | Data processing system power control |
| US4138599A (en) * | 1977-10-31 | 1979-02-06 | Northern Telecom Limited | Modular communication system having self-identifying modules |
| US4499549A (en) * | 1982-06-25 | 1985-02-12 | Automation Systems, Inc. | Digital computer having analog signal circuitry |
| FR2547075B1 (fr) * | 1983-06-03 | 1986-03-28 | Telemecanique Electrique | Procede et dispositif pour la protection et le controle de la transmission des informations entre l'unite centrale d'un automate programmable et les capteurs et/ou les actionneurs du processus commande |
| US4578773A (en) * | 1983-09-27 | 1986-03-25 | Four-Phase Systems, Inc. | Circuit board status detection system |
| DK557884A (da) * | 1983-11-25 | 1985-05-26 | Mars Inc | Automatisk testudstyr |
| JPS6125229A (ja) * | 1984-07-13 | 1986-02-04 | Sony Corp | Ｉｃ装置 |
| JPS61214038A (ja) * | 1985-03-20 | 1986-09-22 | Toshiba Corp | 基板管理情報読取り方式 |
| JPS61273679A (ja) * | 1985-05-30 | 1986-12-03 | Toshiba Corp | システム情報収集方式 |
| JPS61273680A (ja) * | 1985-05-30 | 1986-12-03 | Toshiba Corp | システム情報収集方式 |
| JPS61273677A (ja) * | 1985-05-30 | 1986-12-03 | Toshiba Corp | システム情報収集方式 |
| JPS61273678A (ja) * | 1985-05-30 | 1986-12-03 | Toshiba Corp | システム情報収集方式 |
| US4729124A (en) * | 1985-12-19 | 1988-03-01 | Concurrent Computer Corporation | Diagnostic system |
| US4750136A (en) * | 1986-01-10 | 1988-06-07 | American Telephone And Telegraph, At&T Information Systems Inc. | Communication system having automatic circuit board initialization capability |
-
1986
- 1986-11-18 JP JP61272942A patent/JPS63128266A/ja active Pending
-
1987
- 1987-11-17 US US07/122,132 patent/US4992970A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4992970A (en) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63128266A (ja) | 基板電圧測定方式 | |
| US5225754A (en) | Control system for a motor | |
| JPH01291313A (ja) | 基板温度測定方式 | |
| EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
| JPS62523B2 (ja) | ||
| JPH04308952A (ja) | 入出力端末のアドレス設定方法 | |
| JP2000162281A (ja) | 半導体集積回路装置 | |
| JP2929152B2 (ja) | 半導体デバイス検査装置 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| RU1775049C (ru) | Устройство дл ввода информации | |
| KR100188003B1 (ko) | 집적회로 검사방법 및 장치 | |
| JP3524466B2 (ja) | データ出力装置および方法 | |
| KR0136344B1 (ko) | 12비트 분해능을 갖는 측정장치 | |
| JPS60232721A (ja) | デジタル・アナログ変換器用試験装置 | |
| JPH0739123U (ja) | Ａｄ変換装置 | |
| SU1749823A1 (ru) | Устройство дл вихретокового контрол | |
| JPH0325229Y2 (ja) | ||
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| SU1228054A1 (ru) | Устройство дл автоматического контрол прецизионных делителей | |
| JPH0580080A (ja) | 測定装置 | |
| JPH0722947A (ja) | 多重センサ・データ選択回路 | |
| JP2934290B2 (ja) | 多チャンネル電圧電流発生装置 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| SU1483385A1 (ru) | Цифровой вольтметр | |
| JPH02268520A (ja) | 逐次比較型アナログ・ディジタル変換回路 |