JPS61273677A - システム情報収集方式 - Google Patents

システム情報収集方式

Info

Publication number
JPS61273677A
JPS61273677A JP11720685A JP11720685A JPS61273677A JP S61273677 A JPS61273677 A JP S61273677A JP 11720685 A JP11720685 A JP 11720685A JP 11720685 A JP11720685 A JP 11720685A JP S61273677 A JPS61273677 A JP S61273677A
Authority
JP
Japan
Prior art keywords
line
system information
output
board
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11720685A
Other languages
English (en)
Inventor
Satoru Igarashi
哲 五十嵐
Keizo Aoyanagi
恵三 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11720685A priority Critical patent/JPS61273677A/ja
Publication of JPS61273677A publication Critical patent/JPS61273677A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、情報処理システムの構成要素を有する基板
に関するシステム情報(基板変更側り製造番号等)を収
集するシステム情報収集方式に関する。
[発明の技術的背頃とその問題点] 一般に情報処理システムにおいては、筐体に収容されて
いるシャーシや基板名、史にはその基板の変更履歴、製
造番号等のストラップ相当のいわゆるシステム情報は、
基板管理、システム管理において重要な情報である。従
来、この種のシステム情報の収集は、作業者が目的とす
る筐体の扉を開け、或はその電源を落としてストラップ
情報を直接読取ることにより行なわれていた。
しかし、装置の小形化並びに高密度実装化に伴い、基板
のストラップ情報を作業者が直接読取る作業は、煩雑で
あり、しがも読取り誤りが発生するため問題であった。
また従来の収集方式はOFF  IINEでの情報収集
を前提としているため、システム稼働状態(ON  I
 TNE状態)でエラーが発生しても、(システム電源
を落とすことが殆んど不可能であることがら)エラー解
明のためのシステム情報収集を行なうことは困難であっ
た。
[発明の目的] この発明は上記事情に鑑みてなされたものでその目的は
、情報処理システムを構成する各種基板に関するシステ
ム情報の収集が、システム稼働状態で簡単且つ正確に、
しかも複雑なハードウェア構成を適用することなく行な
えるシステム情報収集方式を提供することにある。
[発明の概要1 この発明では、CP tJおよび主記憶装置等の各種構
成要素を相互接続するシステムバスから独立−したシリ
アルバスであって各種動作モードを指定するファンクシ
ョンライン、クロック信号転送用のクロックラインおよ
び直列データラインを有するシリアルバスと、上記構成
要素またはその一部を有する基板単位で設けられシリア
ルバスとの間で直列データ入出力を行なうバスインタフ
ェースと、システム情報収集指令を入力する入力手段と
、この入力手段からのシステム情報収集指令に応じてシ
リアルバスを制御して指定された基板に関するシステム
情報収集を行なうサポートプロセッサとが設りられる。
上記バスインタフェースには、ファンクションラインに
よるアドレス入力モード指定時にクロックラインからの
クロック信号に応じて直列データラインからデータを直
列入力する第1シフトレジスタと、この第1シフトレジ
スタの内容と対応する基板に固有な基板識別情報とを仕
較する比較器と、上記対応する基板に関するシステム情
報を格納しファンクションラインによるシステム情報出
力モード指定時にクロックラインからのクロック信号に
より直列出力動作を行なう第2シフトレジスタと、シス
テム情報出力モード指定時に比較器の一致検出結宋に応
じて第2シフトレジスタからの直列出力データを直列デ
ータライン経由でサポートプロセッサに出力する出力ド
ライバとが設けられる。
このような構成において、サポートプロセッサは、シス
テム情報収集に際してファンクションラインをアドレス
人力モード指定状態に設定してシステム情報収集対象基
板に関する基板識別情報を直列データラインに直列出力
すると共にクロックラインにクロック信号を出力し、し
かる後にファンクションラインをシステム情報出力モー
ド指定状態に設定してクロックラインにクロック信号を
出力する。これにより、アドレス入力モードでは直列デ
ータライン経由で転送される基板識別情報で示される基
板のバスインタフェースが選択される。そして次のシス
テム情報出力モードでは、選択されたバスインタフェー
ス内の出ツノドライバから対応する基板のシステム情報
が直列データライ=6− ンにピッ1ルψ位で出力される。したがってサポートプ
ロセッサは、システム情報出力モードにおいて直列デー
タラインからデータを直列入力することによりシステム
情報の収集が行なえる。
[発明の実施例] 以下、この発明の一実施例を図面を参照して説明する。
第1図(a)はこの発明の一実施例に係る情報処理シス
テムのシステム構成を示す。同図において、10−1.
10−2.10−3・・・は電子機器筐体である。
筺体10−1.10−2.10−3・・・には、多数の
基板20.20・・・が収容されている。筐体10−1
内の基板20.20は、例えばCP U llr構成し
ており、シャーシ11.12のスロットに実装されてい
る。筐体10−2内の基板20゜20・・・は、例えば
主配憶装置、データ人出力制御を行なうチャネルを構成
しており、シャーシ21.22のスロットに実装されて
いる。また筺体10−3内の基板20.20・・・は、
例えばチャネル、同チャネルの下で動作する入出力機器
を構成しており、シャーシ31.32.33のスロット
に実装されている。基板20、20・・・上のcpu、
主配憶装置などの各システム構成要素は、システムバス
40により相互接続されている。
50−1.50−2.50−3・・・はシステムバス4
oとは独立した1ビット直列データ転送用のバス(以下
、シリアルバスと称する〉である。この実施例において
、シリアルバス50−1.50−2.50−3・・・は
筺体10−1゜10−2.10−3・・・に対応して設
けられている。シリアルバス50−1.50−2.50
−3・・・には、システム情報の収集を行なうメインテ
ナンス・サポートプロセッサ(以下、MSPと称する)
60が接続されている。
MSP60はシステムとは独立に動作するマイクロプロ
グラム制御のプロセッサである。MSP60にはキー人
力部71を有するコンソールディスプレイ装置72が接
続されている。
MSP60は、第1図(b)に示すように、シリアルバ
ス50−1.50−2・・・とのバスインタフェース8
0−1.80−2・・・を有している。MSP60はバ
スインタフェース80−1.80−2・・・を制御する
ことでシリアルバス50−1.50−2・・・の1つを
選択する。シリアルバス50−1は、アドレス入力モー
ドとシステム情報出力モードの2種のファンクション(
FNC)を指定する1ビツトのファンクションライン5
1、クロック信号GK転送用の1ビツトのクロックライ
ン52、抵抗53を介してプルアップされた1ビツトの
出力用直列データライン(OlJT)54と、1ビツト
の入力用直列データライン(I N ) 55とを有し
ている。なお、上記したシリアルバス50−1の構成は
、シリアルバス50−2・・・についても同様である。
また筐体10−1内の各基板20は、第1図(b)に示
すように、シリアルバス50−1とのバスインタフェー
ス90を有している。
バスインタフェース90において、2人力アンドゲート
(A)91の一方の入力端はファンクションライン51
に接続され、他方の入力端はクロックライン52に接続
される。アンドゲート91の出力端はシフトレジスタ9
2のクロック入力端に接続され、同シフトレジスタ92
の直列入力端は直列データライン55に接続される。シ
フトレジスタ92の内容は比較器93一方の入力端に供
給され、比較器93の他9一 方の入力端には対応する基板20に固有な基板識別情報
94が供給される。この基板識別情報94は、例えばシ
ャーシ番号(シャーシNO)およびスロット番号(スロ
ットNo)から成り、対応するシャーシのマザーボード
(バックパネル)から供給される。
比較器93の出力端は2人力ナンドゲー1〜(N)95
の一方の入力端に接続され、同ゲート95の他方の入力
端はインバータ96の出力端に接続される。
インバータ96の入力端はファンクションライン51に
接続される。インバータ96の出力端は2人力アンドゲ
ート(A)97の一方の入力端にも接続される。アンド
ゲート97の他方の入力端はクロックライン52に接続
され、同ゲート91の出力端はシフトレジスタ98のク
ロック入力端に接続される。
シフトレジスタ9Bは、例えば基板20内のエラー表示
用フリップフロップ群(以下、F/F群と称する)99
の出力情報およびスイッチ群100で設定されるストラ
ップ相当の基板管理情報からなるシステム情報を格納す
るのに用いられる。基板管理情報は、シャーシの種類を
示すシャーシ名、基板名、基板変更履歴〈基板REV)
 、および基板製造番号(基板製造N(’))を含む。
シフ1〜レジスタ98のロード信号入力端には2人力ア
ンドゲート<A101の出力端が接続される。
このアンドゲート101の一方の入力端はファンクショ
ンライン51に接続され、他方の入力端には内部クロッ
ク信号CKiが常時供給される。またシフトレジスタ9
8の直列出力端は例えば3ステート(オーブンコレクタ
でも可)の出力ドライバ102の入力端に接続され、同
ドライバ102の出力端は直列データライン54に接続
される。この出力ドライバ102のイネーブル端にはナ
ントゲート95の出力端が接続される。なお、筺体10
−2.10−3内の各基板20には、上記のバスインタ
フェース90と同様の構成であって、対応するシリアル
バス50−2 。
50−3・・・どのインタフェースを成すバスインタフ
ェースが設けられている。
次にこの発明の一実施例の動作を第2図のフローチャー
トおよび第3図のタイミングチャートを参照して説明す
る。
第1図(a)のシステムでは、成る踵体に収容されてい
る各種基板に関するシステ11情報を必要とする場合、
作業者は以下に述べるようにディスプレイ装置72のキ
ー人力部71からその筺体に固有の筐体基を入力する(
ステップ511)だけでよい。
MSP60はディスプレイ装置72(のキー人力部71
)からシステム動作とは独立に筐体基が入力されると、
その同筐体名を内部保持する(ステップ512)。次に
MSP60は、シャーシ番号を0に初JIIJ設定しく
ステップ813)、続いてスロット番号をOに初期設定
する(ステップ514)。
ステップ814を実行すると、MSP60は内部保持し
である筐体基によりバスインタフェース80−1゜80
−2・・・を制御してシリアルバス50−1.50−2
・・・の1つを選択する(ステップ515)。したがっ
て、ディスプレイ装置72からの入力筐体基が筺体10
−1を示しているものとすると、MSP60はバスイン
タフェース80−1によりシリアルバス50−1を選択
することになる。MSP60はステップ815を終了す
ると、同ステップS15で選択したシリアルバス(シリ
アルバス50−1 )のファンクションライン51を第
3図(a)に示すように高レベルに保った状態(この状
態でアドレス入力モードが指定される)で直列データラ
イン55【こシャーシ番号およびスロット番号(この実
施例ではいずれもO)を直列出力し、クロックライン5
1にクロック信号GKを出力する(ステップ816)。
MSP60およびシリアルバス(シリアルバス50−1
 )はシステムから独立しており、したがってON  
LINE状態にあるシステム動作に何等影智を及ぼさな
い。
MSP60からシリアルバス50−1の直列データライ
ン55に出力されたデータ(シャーシ番号およびスロッ
ト番号)は、筺体10−1内の各基板20にそれぞれ設
けられたバスインタフェース90のシフトレジスタ92
に導かれる。このシフトレジスタ92のクロック端子に
はアンドゲート91の出力信号が供給される。アンドゲ
ート91には、ファンクションライン51およびクロッ
クライン52上の各信号が供給される。アントゲ−1〜
91は、ファンクションライン51上の信号(FNC)
が高レベル、即ちアドレス入力モードを示している場合
、MSP60からクロックライン52に出力されたクロ
ック信号OKをそのままシフトレジスタ92のクロック
端に出力する。このりOツク信号GKにより、直列デー
タライン55上のデータ(シャーシ番号およびスロット
番号)はシフトレジスタ92に直列入力される。
シフトレジスタ92の内容(MSP60からのシャー9
11号およびスロット番@)は比較器93メ一方の入力
端に並列出力される。比較器93の他方の入力端には対
応するシャーシのマザーボートートに予め設定された(
同シャーシを示すシャーシ番号と対応する基板を実装し
ているスロットを示すスロット番号から成る)基板識別
情報94が導かれている。比較器93は、シフトレジス
タ92の内容(即ちMSP60からの転送データ)の示
すシャーシ番号およびスロット番号と基板識別情報94
の示すシャーシ番号およびスロット番号を比較し、一致
の有無を検出する(ステップ517)。比較器93は、
一致を検出したときのみ高レベルのく有効な)一致検出
信号を出力する。この実施例では、MSP60からのシ
ャーシ番号およびスロット番号はいずれもOである。し
たがってこの場合には、シャーシ番号がOのシャーシに
おけるスロット番号がOのスロットに実装されている基
板に設けられたバスインタフェース90内の比較器93
でのみ一致が検出される。
ファンクションライン51上の信号(FNC)はアンド
ゲート101にも供給される。このアンドゲート101
には内部クロック信号CKiが常時供給されている。ア
ンドゲート101は、ファンクションライン51上の信
号(FNC)が高レベル、即ちアドレス入力モードを示
している場合、内部クロック信号CK1をそのままシフ
トレジスタ98のロード信号入力端(Lr))に出力す
る。しかしてファンクションライン51上の信号(FN
C)が高レベルの期間中において、内部クロック信@C
K1のタイミングでその時点のF/F群99の出力情報
およびスイッチ群100で設定されるストラップ相当の
基板管理情報からなるシステム情報がシフトレジスタ9
8にロードされる。
さて、MSP60は、上記のようにアドレス入力モード
におけるクロック信号CK1シャーシ番号、およびスロ
ット番号の転送を終了すると、第3図(b)に示すよう
に(シリアルバス50−1の)ファンクションライン5
1を低レベルに設定してシステム情報出力モードを指定
し、この状態でクロックライン52にクロック信号GK
を出力する。ファンクションライン51上の信号(FN
C・)は(筐体10−1内の)各基板20にそれぞれ設
けられたバスインタフェース90のインバータ96を介
してナントゲート95およびアンドゲート91に供給さ
れる。アンドゲート91にはMSP60によりクロック
ライン52に出力されたクロック信号CKも供給される
。アンドゲート97はインバータ96の出力信号が高レ
ベル、したがってファンクションライン51上の信号(
FNC)が低レベル(即ちシステム情報出力モード)を
示している場合、クロックライン52からのクロック信
号GKをそのままシフトレジスタ98のクロック端に出
力する。これによりシフトレジスタ98はシフト動作を
行なう。この結果シフトレジスタ98に格納されていた
システム情報がその直列出力端から直列出力される。な
お、ファンクションライン51上の信@ (FNC)が
上記のように低レベル(即ちシステム情報出力モード)
の場合には、アンドゲート101は閉状態となり、シフ
トレジスタ98のシステム情報ロード動作は停止される
。したがって、シフトレジスタ98から直列出力される
システム情報は、システム情報出力モード直前に同シフ
トレジスタ98にロードされた情報である。
シフトレジスタ98から直列出力されたシステム情報は
出力ドライバ102に供給される。この出力ドライバ1
02のイネーブル端にはナントゲート95の出力信号が
供給される。ナントゲート95には、比較器93の一致
検出信号およびインバータ96の出力信号が供給される
。ナントゲート95は、これら入力信号がいずれも高レ
ベルである場合のみ、即ち比較器93で一致が検出され
、且つファンクションライン51がシステム情報出力モ
ードの指定状態−17= にある場合のみ、低レベルの信号を出力する。出力ドラ
イバ102は、ナンドゲ−1・95がらの出力信号が低
レベルの場合のみ、出力イネーブル状態となり、シフト
レジスタ98から直列出力される(対応する基板に関す
る)システム情報をシリアルバス50−1の直列データ
ライン54上に出力する(ステップ818)。これに対
して、ナントゲート95がらの出力信号が高レベルの場
合(例えばシステム情報出力モードであっても比較器9
3で不一致が検出された場合)には、出力ドライバ10
2は出力禁止状態となる(ステップ$19)。明らかな
ように、基板が実装されていないスロットが指定された
場合には、各バスインタフェース90の比較器93では
不一致が検出されるため、いずれの出力ドライバ102
も出力禁止状態となる。この場合、直列データライン5
4の状態は、抵抗53を介してプルアップされているこ
とから高レベル(即ち“0°゛)となる。
バスインタフェース90内の出力ドライバ102からシ
リアルバス50−1の直列データライン54に直列出力
されたシステム情報はMSP60に導かれる。
即ちこの実施例では、MSP60からシャーシおよびス
ロット指定がなされると、その指定シャーシの指定スロ
ットに実装されている基板内のバスインタフェース90
だけが対応するシステム情報をM 31〕6(+に転送
する。MSP60は、直列データライン54 Lにより
直列転送されるシステム情報をバスインタフェース80
−1を介して直列入力する(ステップ820)。MSP
60は、直列データライン54からの入力データがオー
ル“0″でなければ即ちシステム情報を取込んでいれば
、同情報をディスプレイ%@72に表示させる(ステッ
プ522)。この表示内容は、ディスプレイ装置72に
より指定された筺体tこおいて、MSP60が指定した
シャーシのシャーシ名、MSP60が指定した(シャー
シ内の)スロットに実装されている基板の基板名、その
基板の基板側層、製造番号、更にはF/F群99の示す
各種エラー等の状態である。なお、直列データライン5
4からの入力データがオール“O”であるときは、MS
P60はディスプレイ装置72にブランクを出力する(
ステップ523)。
MSP60はディスプレイ!!!装置72へのシステム
情報表示を行なうと、今回指定したスロワ(へ番号が2
0(システム内のシャーシの最大スロット数)以上であ
るか否かを判定する(ステップ524)。
そして、この例のように20に満たない場合には、MS
P60はスロット番号を+1して(ステップ525)ス
テップ815に戻る。これに対してスロット番号が20
以上となっていれば、MSP60は今回指定したシャー
シ番号が5(システム内の筐体が有する最大シャーシ数
)以上であるか否かを判定する(ステップ826)。そ
して、5に満たない場合には、MSP60はシャーシ番
号を+1して(ステップ527)ステップ814に戻る
。これに対してシャーシ番号が5以−Fとなっていれば
、MSP60はディスプレイ装置72から指定された筐
体の全ての基板に関するシステム情報を収集したものと
して、処理を終了する。
なお、前記実施例では、シリアルバスを筐体単位で設け
、筐体基を指定することにより、指定された筺体内の全
シャーシに実装されている基板のシステム情報収束を自
動的に行なう場合について説明したが、これに限るもの
ではない。例えば筐体基と共にシャーシ番号を指定し、
指定されたシャーシに実装されている基板だけのシステ
ム情報を収集するようにしてもよい。またシリアルバス
をシステムに1つだけ設け、システム内の全ての基板の
バスインタフェースを同シリアルバスに共通に接続し、
シャーシ(或はシャーシ内のスロット)単位でシステム
情報の収集を指定するようにしてもよい。但し、この場
合には、シャーシのシャーシ番号(シャーシ内のスロッ
トのスロット番号)が筐体(シャーシ内)内は勿論シス
テム内でもユニークとなるように、即ち識別可能となる
ように予め設定する必要がある。
またシステム情報として、スイッチ群100で示される
基板管理情報ヤF/F群99で示されるエラー情報に限
らず、例えばメモリのバックアップの有無、メモリのワ
ード数(256にワードで用いるか、64にワードで用
いるか)なども、そのための指定信号を用いることによ
り適用できる。
[発明の効果] 以上詳述したようにこの発明によれば、情報処理システ
ムを構成する各種基板に関するシステム情報の収集が、
システム稼働状態で曲中目つ正確に、しかも複雑なハー
ドウェア構成を用いることなしに行なえる。
【図面の簡単な説明】
第1(a)はこの発明の一実施例に係る情報処理システ
ムのブロック構成図、第1図(b)は同システム内のM
SP60並びに基板20のバスインタフェースのブロッ
ク構成図、第2図は動作を説明するためのフローチャー
ト、第3図は同じくタイミングチャートである。 20、20・・・基板、40・・・システムバス、50
−1.50−2.50−3・・・シリアルバス、51・
・・ファンクションライン、52・・・クロックライン
、54.55・・・直列データライン、60・・・メイ
ンテナンス・サポートプロセッサ(MSP)、72・・
・コンソールディスプレイ装置、80−1.80−2.
90・・・バスインタフェース、92、98・・・シフ
トレジスタ、93・・・比較器、102・・・出力ドラ
イバ。

Claims (1)

  1. 【特許請求の範囲】 CPUおよび主記憶装置等の各種構成要素がシステムバ
    スにより相互接続された情報処理システムにおいて、 各種動作モードを指定するファンクションライン、クロ
    ック信号転送用のクロックラインおよび直列データライ
    ンを有し上記システムバスから独立したシリアルバスと
    、上記構成要素またはその一部を有する基板単位で設け
    られ上記シリアルバスとの間で直列データ入出力を行な
    うバスインタフェースと、システム情報収集指令を入力
    する入力手段と、この入力手段からのシステム情報収集
    指令に応じて上記シリアルバスを制御して指定された基
    板に関するシステム情報収集を行なうサポートプロセッ
    サとを具備し、 上記バスインタフェースが、上記ファンクションライン
    によるアドレス入力モード指定時に上記クロックライン
    からのクロック信号に応じて上記直列データラインから
    データを直列入力する第1シフトレジスタと、この第1
    シフトレジスタの内容と対応する基板に固有な基板識別
    情報とを比較する比較器と、上記対応する基板に関する
    システム情報を格納し上記ファンクションラインによる
    システム情報出力モード指定時に上記クロックラインか
    らのクロック信号により直列出力動作を行なう第2シフ
    トレジスタと、上記システム情報出力モード指定時に上
    記比較器の一致検出結果に応じて上記第2シフトレジス
    タからの直列出力データを上記直列データライン経由で
    上記サポートプロセッサに出力する出力ドライバとを備
    え、上記サポートプロセッサは、システム情報収集に際
    して上記ファンクションラインをアドレス入力モード指
    定状態に設定してシステム情報収集対象基板に関する基
    板識別情報を上記直列データラインに直列出力すると共
    に上記クロックラインにクロック信号を出力し、しかる
    後に上記ファンクションラインをシステム情報出力モー
    ド指定状態に設定して上記クロックラインにクロック信
    号を出力すると共に上記直列データラインからデータを
    直列入力してシステム情報収集を行なうように構成され
    ていることを特徴とするシステム情報収集方式。
JP11720685A 1985-05-30 1985-05-30 システム情報収集方式 Pending JPS61273677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11720685A JPS61273677A (ja) 1985-05-30 1985-05-30 システム情報収集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11720685A JPS61273677A (ja) 1985-05-30 1985-05-30 システム情報収集方式

Publications (1)

Publication Number Publication Date
JPS61273677A true JPS61273677A (ja) 1986-12-03

Family

ID=14706013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11720685A Pending JPS61273677A (ja) 1985-05-30 1985-05-30 システム情報収集方式

Country Status (1)

Country Link
JP (1) JPS61273677A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222051A (ja) * 1988-12-30 1990-09-04 Internatl Business Mach Corp <Ibm> プロセッサ・システムの電源投入シーケンス
US4992970A (en) * 1986-11-18 1991-02-12 Kabushiki Kaisha Toshiba System for reading or setting printed circuit boards voltage of computer by support processor
JP2009130115A (ja) * 2007-11-22 2009-06-11 Juki Corp 部品供給装置及び電子部品実装装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992970A (en) * 1986-11-18 1991-02-12 Kabushiki Kaisha Toshiba System for reading or setting printed circuit boards voltage of computer by support processor
JPH02222051A (ja) * 1988-12-30 1990-09-04 Internatl Business Mach Corp <Ibm> プロセッサ・システムの電源投入シーケンス
JPH0587852B2 (ja) * 1988-12-30 1993-12-20 Intaanashonaru Bijinesu Mashiinzu Corp
JP2009130115A (ja) * 2007-11-22 2009-06-11 Juki Corp 部品供給装置及び電子部品実装装置

Similar Documents

Publication Publication Date Title
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
US5274765A (en) Multifunctional coupler for connecting a central processing unit of a computer to one or more peripheral devices
US4878168A (en) Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus
US8015448B2 (en) System and method for conducting BIST operations
US4707833A (en) Fault-compensating digital information transfer apparatus
JPS61273677A (ja) システム情報収集方式
US4992970A (en) System for reading or setting printed circuit boards voltage of computer by support processor
US7526691B1 (en) System and method for using TAP controllers
US7188010B2 (en) Device and method for converting a diagnostic interface to SPI standard
JPS61273678A (ja) システム情報収集方式
US5396611A (en) Microprocessor use in in-circuit emulator having function of discriminating user&#39;s space and in-circuit emulator space
EP0158774B1 (en) Data processing system with an improved storage testing device
JPS61273680A (ja) システム情報収集方式
JPS6331935B2 (ja)
JPS61248143A (ja) インタフェース装置
JPH0743257A (ja) システム制御装置
EP0464393A2 (en) Signal processor
EP0217348B1 (en) Memory connected state detecting circuit
JP2003507792A (ja) コンピュータ・ソフトウエア制御及び通信システム及び方法
JPH0520474A (ja) 1チツプマイクロコンピユータ
EP0851351A2 (en) Emulation system and method for microcomputer
JP2816745B2 (ja) タイマ出力装置
JPH02103482A (ja) 集積回路装置
JPH02236739A (ja) アドレス一致検出プリントサーキットボード
JPS63307543A (ja) デバッグ装置