JP2816745B2 - タイマ出力装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はタイマ出力装置に係り、特にマイクロコンピ
ュータ（以下マイコンという）と、カウンタとを用いて
データバスからのタイマデータを出力するタイマ出力装
置に関する。

［従来の技術］ 第３図はマイコンを用いた従来のタイマ出力装置のタ
イマ出力部の構成を示したブロック図である。

ここでマイコンは８ビット、タイマは16ビットの構成
で用いられる。データバスDB0〜DB7からのタイマデータ
は上位バイトデータと、下位バイトデータとに分割さ
れ、それぞれ上位バイトラッチ回路32、および下位バイ
トラッチ回路31にラッチされる。35は16ビットのカウン
タで、クロック信号を計数してその計数値を格納し、前
述した下位バイトラッチ回路31および上位バイトラッチ
回路32に格納されているタイマデータと、比較器33およ
び34により比較を行い、カウンタ値Ａが各々のラッチ回
路31、32に書込まれたデータ値Ｂよりも大きくなった時
（Ａ＞Ｂ）に出力信号OUTを出力する。

この出力信号OUTはカウンタ35のリセット端子Ｒにフ
ィードバックされ、カウンタ動作を停止する。

［発明が解決しようとする課題］ しかし上述した従来のタイマ出力装置では、設定タイ
マ値を書き換えて使用する場合に不都合があった。すな
わち一度タイマ値を書込み、カウンタが設定タイマ値ま
でカウントアップして出力した後、再度タイマ値を書き
換える場合には不都合はないが、カウンタがカウントア
ップ中に設定タイマ値を書き換える場合には不都合がお
こる。すなわちこの場合には、設定したタイマ値を書き
換える際にカウンタを止める等の手段を取る必要があ
り、タイマの精度に欠ける。

なぜなら、例えば、ラッチ回路31に格納されたタイマ
データの内容が0H,ラッチ回路32に格納されたデータの
内容が03H（すなわち設定タイマ値は0300H）であってカ
ウンタ35の値が0240Hの際に、設定タイマ値を0280Hと書
き換えようとするが、上位バイトすなわちラッチ回路32
の内容を先に02Hに書き換えると、その時点で設定タイ
マ値は0200Hとなって、比較器33および34でＡ＞Ｂが成
立してしまう。このため設定タイマ値に達する前に、出
力信号が送出されてしまい誤動作を起こす。

なお下位バイトから先に書込んだ場合でも、同様の不
都合が発生する。このような不都合を防止するためにカ
ウンタを止めずに書き換える方法として、第４図に示す
フローチャートに従った書き換え方法も知られている。

すなわちまず上位バイトラッチ回路32にFFH（最大
値）を書込んでから（ステップ401）、下位バイトデー
タを下位バイトラッチ回路31に（ステップ402）、つい
で上位バイトラッチ回路32に上位バイトデータを書込む
（ステップ403）方法もあるが、この間は比較器が比較
機能を果たすことができなくなるため、いずれにしても
リアルタイムの制御を行えないという問題点があった。

本発明は上述したように、不特定な周囲でデータバス
からタイマデータを書き換える場合において、リアルタ
イムの制御ができないという従来の問題点を除去し、書
き換えを行った時点で、全ビットの比較が１度に行える
リアルタイム制御を実現できるタイマ出力装置を提供す
ることを目的とする。

［課題を解決するための手段］ 本発明は、タイマ出力装置において、入力がデータバ
スに接続され、出力が上位バイトラッチ回路に接続され
た第２の上位バイトラッチ回路を設け、上位データ書込
み信号に応答して、この第２の上位バイトラッチ回路に
上位バイトデータを書込み、下位データ書込み信号に応
答して下位バイトラッチ回路に下位バイトデータを書込
むと同時に、前記上位バイトラッチ回路に前記第２の上
位バイトラッチ回路から上位バイトデータを移送して書
込むようにしたものである。

［作用］ 本発明ではあらたに追加された第２の上位バイトラッ
チ回路が、あらかじめ上位バイトデータを格納してお
り、下位バイトデータを書込む際にこのあらかじめ格納
された下位バイトデータと下位バイトデータとを同時に
ラッチするため、全ビットの変更は同時に行われる。し
たがってカウンタ動作中でも書き換えが可能となる。

［実施例］ 第１図は、本発明に係るタイマ出力装置の出力部の一
構成例を示したブロック図である。本発明ではあらたに
上位バイトラッチ回路11を追加した点が第３図に示す従
来の装置と大きく異なっている。すなわちあらたに追加
された上位バイトラッチ回路11は、その入力がマイコン
の８ビットデータバスDB0〜DB7に接続され、上位データ
書込み信号▲▼によりデータが書込まれる。

さらにもう一つの上位バイトラッチ回路13が設けられ
ており、この入力があらたに設けられた上位バイトラッ
チ回路11の出力と接続され下位データ書込み信号▲
▼により書込が行われる。

下位バイトラッチ回路12は、入力が８ビットデータバ
スDB0〜DB7に接続され、下位データ書込み信号▲
▼により、前述しラッチ回路13と同時にデータの書込み
が行われる。それぞれのラッチデータは16ビットアップ
カウンタ16の内容と比較できるように、下位８ビットは
８ビット比較器14と、上位８ビットは８ビット比較器15
とそれぞれ接続されている。

このような装置において、タイマデータをデータバス
DB0〜DB7を介して書込む場合、まず上位８ビットデータ
と上位データ書込み信号▲▼が出力され、上位８
ビットデータがラッチ回路11へ保持される。

ついで下位８ビットデータと、下位データ書込み信号
▲▼が出力されると、下位８ビットデータが下位
バイトラッチ回路12へ保持されると同時に、上位８ビッ
トデータも上位バイトラッチ回路13へ移送されて保持さ
れる。したがってカウンタ16の１クロック内において16
ビットが同時書込み可能となる。これにより、比較器1
4、15のタイマデータ値Ｂの値が上位、下位ともに瞬時
に書き換えられる。

ここで16ビットアップカウンタ16をスタートさせる
と、そのカウンタ値Ａは８ビット比較器14、15にそれぞ
れ入力される。そこで、カウンタ動作中であってもタイ
マ値を上位８ビット、下位８ビットの順に書込むことに
より８ビット比較器14、15により上位、下位ともに同時
に比較することが出来る。

もし動作中にカウンタ値Ａがタイマデータ値Ｂよりも
大きくなった場合、比較器15から出力信号OUTが出力さ
れる。この出力信号OUTがフィードバックされ、カウン
タ16のリセット端子に入力されることにより、カウンタ
16は計数動作を停止する。なお、第２図は以上説明した
第１図の動作をタイムチャートで示した図である。

［発明の効果］ 以上実施例に基づいて詳細に説明したように、本発明
では上位バイトデータのラッチ部をあらたに追加し、下
位バイトデータの書込み時に全ビットの変更が同時に行
えるようにしたため、カウンタ動作中でも書き換えが可
能となる。

またプログラム上で特別な操作をすることなく実現が
可能であり、精度を損なうことがないという利点があ
る。

なお本発明は４ビットマイコンの装置や、タイマが16
ビットを越える装置についても同様に適用することが出
来る。

【図面の簡単な説明】

第１図は本発明に係るタイマ出力装置の出力部の一構成
例を示すブロック図、第２図は第１図の動作を説明する
タイムチャート、第３図は従来のタイマ出力装置の出力
部の構成を示すブロック図、第４図は従来のタイマ値の
書き換え方法の一例を示すフローチャートである。 図において、11……第２の上位バイトラッチ回路、12…
…下位バイトラッチ回路、13……上位バイトラッチ回
路、14……下位バイト比較器、15……上位バイト比較
器、16……16ビットカウンタ、▲▼……上位デー
タ書込み信号、▲▼……下位データ書込み信号、
OUT……出力信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】データバスからのタイマデータを上位バイ
   トデータと下位バイトデータとに分割してそれぞれラッ
   チする上位バイトラッチ回路および下位バイトラッチ回
   路と、クロック信号を計数して計数値を格納するカウン
   タと、前記２つのラッチ回路に格納された前記タイマデ
   ータと前記計数値とを比較する比較器とを備えたタイマ
   出力装置において、 入力が前記データバスに接続され出力が前記上位バイト
   ラッチ回路に接続された第２の上位バイトラッチ回路を
   設け、上位データ書込み信号に応答して前記第２の上位
   バイトラッチ回路に上位バイトデータを書込み、下位デ
   ータ書込み信号に応答して前記下位バイトラッチ回路に
   下位バイトデータを書込むと同時に前記上位バイトラッ
   チ回路に前記第２の上位バイトラッチ回路から上位バイ
   トデータを移送して書込むことを特徴とするタイマ出力
   装置。