JPH0415809A - タイマ出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はタイマ出力装置に係り、特にマイクロコンピュ
ータ（以下マイコンという）と、カウンタとを用いてデ
ータバスからのタイマデータを出力するタイマ出力装置
に関する。

［従来の技術］ 第３図はマイコンを用いた従来のタイマ出力装置のタイ
マ出力部の構成を示したブロック図である。

ここでマイコンは８ビツト、タイマは１６ビツトの構成
で用いられる。データバスＤＢＯ−ＤＢ７からのタイマ
データは上位バイトデータと、下位バイトデータとに分
割され、それぞれ上位バイトラッチ回路３２、および下
位バイトランチ回路３１にラッチされる。３５は１６ビ
ソトのカウンタで、クロック信号を計数してその計数値
を格納し、前述した下位バイトラッチ回路３１および上
位バイトラッチ回路３２に格納されているタイマデータ
と、比較器３３および３４により比較を行い、カウンタ
値Ａが各々のラッチ回路３１．３２に書込まれたデータ
値Ｂよりも大きくなった時（Ａ＞Ｂ）に出力信号ＯＵＴ
を出力する。

この出力信号ＯＵＴはカウンタ３５のリセット端子Ｒに
フィードバックされ、カウンタ動作を停止する。

［発明が解決しようとする課題］ しかし上述した従来のタイマ出力装置では、設定タイマ
値を書き換えて使用する場合に不都合があった。すなわ
ち−度タイマ値を書込み、カウンタが設定タイマ値まで
カウントアツプして出力した後、再度タイマ値を書き換
える場合には不都合はないが、カウンタがカウントアツ
プ中に設定タイマ値を書き換える場合には不都合がおこ
る。すなわちこの場合には、設定したタイマ値を書き換
える際にカウンタを止める等の手段を取る必要があり、
タイマの精度に欠ける。

なぜなら１例えば、ラッチ回路３１に格納されたタイマ
データの内容がＯＨ、ラッチ回路３２に格納されたデー
タの内容が０３Ｈ（すなわち設定タイマ値は０３００Ｈ
）であってカウンタ３５の値が０２４０Ｈの際に、設定
タイマ値を０２８０３　Ｈと書き換えようとするが、上
位バイトすなわちラッチ回路３２の内容を先に０２Ｈに
書き換えると、その時点で設定タイマ値は０２００）（
どなって、比較器３３および３４でＡ＞Ｂが成立してし
まう。このため設定タイマ値に達する前に、出力信号が
送出されてしまい誤動作を起こす。

なお下位バイトから先に書込んだ場合でも、同様の不都
合が発生する。このような不都合を防止するためにカウ
ンタを止めずに書き換える方法として、第４図に示すフ
ローチャートに従った書き換え方法も知られている。

すなわちまず上位バイトラッチ回路３２にＦＦＨ（最大
値）を書込んでから（ステップ４０１）、下位バイトデ
ータを下位バイトラッチ回路３１に（ステップ４０２）
、ついで上位バイトラッチ回路３２に上位バイトデータ
を書込む（ステップ４０３）方法もあるが、この間は比
較器が比較機能を果たすことができなくなるため、いず
れにしてもリアルタイムの制御を行えないという問題点
があった。

本発明は上述したように、不特定な周期でデータバスか
らタイマデータを書き換える場合において、リアルタイ
ムの制御ができないという従来の問題点を除去し、書き
換えを行った時点で、全ビットの比較が１度に行えるリ
アルタイム制御を実現できるタイマ出力装置を提供する
ことを目的とする。

［課題を解決するための手段］ 本発明は、タイマ出力装置において、入力がブタバスに
接続され、出力が上位バイトラッチ回路に接続された第
２の上位バイトラッチ回路を設け、上位データ書込み信
号に応答して、この第２の上位バイトラッチ回路に上位
バイトデータを書込み、下位データ書込み信号に応答し
て下位バイトラッチ回路に下位バイトデータを書込むと
同時に、前記上位バイトラッチ回路に前記第２の上位バ
イトラッチ回路から上位バイトデータを移送して書込む
ようにしたものである。

［作用］ 本発明ではあらたに追加された第２の上位バイトラッチ
回路が、あらかじめ上位バイトデータを格納しており、
下位バイトデータを書込む際にこのあらかじめ格納され
た下位バイトデータと下位バイトデータとを同時にラッ
チするため、全ビットの変更は同時に行われる。したが
ってカウンタ動作中でも書き換えが可能となる。

［実施例コ 第１図は、本発明に係るタイマ出力装置の出力部の一構
成例に示したブロック図である。本発明ではあらたに上
位バイトラッチ回路１１を追加した点が第３図に示す従
来の装置と大きく異なっている。すなわちあらたに追加
された上位バイトラッチ回路１１は、その入力がマイコ
ンの８ビットデータバスＤＢＯ−ＤＢ７に接続され、上
位データに込み信号ＨＤＷによりデータが書込ま九る。

さらにもう１つの上位バイトラッチ回路１３が設けられ
ており、この入力があらたに設けられた上位バイトラッ
チ回路１１の出力と接続され下位データ書込み信号ＬＤ
Ｗにより書込が行われる。

下位バイトラッチ回路１２は、入力が８ビットデータバ
スＤＢＯ−ＤＢ７に接続され、下位データ書込み信号Ｌ
ＤＷにより、前述したラッチ回路１３と同時にデータの
書込みが行われる。それぞれのラッチデータは１６ビツ
トアツプカウンタ１６の内容と比較できるように、下位
８ビツトは８ビツト比較器１４と、上位８ビツトは８ビ
ツト比較器１５とそれぞれ接続されている。

このような装置において、タイマデータをデータバスＤ
ＢＯ〜ＤＢ７を介して書込む場合、まず上位８ビツトデ
ータと上位データ書込み信号Ｗ１Ｖが出力され、上位８
ビツトデータがラッチ回路１１へ保持される。

ついで下位８ビツトデータと、下位データ書込み信号１
丁７が出力されると、下位８ビツトデータが下位バイト
ラッチ回路１２へ保持されると同時に、上位８ビツトデ
ータも上位バイトラッチ回路１３へ移送されて保持され
る。したがってカウンタ１６の１クロツク内において１
６ビツトが同時書込み可能となる。　これにより、比較
器１４１５のタイマデータ値Ｂの値が上位、下位ともに
瞬時に書き換えられる。

ここで１６ビツトアツプカウンタ１６をスタートさせる
と、そのカウンタ値Ａは８ビツト比較器１４．１５にそ
れぞれ入力される。そこで、カウンタ動作中であっても
タイマ値を上位８ビツト、下位８ビツトの順に書込むこ
とにより８ビツト比較器１４．１５により上位、下位と
もに同時に比較することが出来る。

もし動作中にカウンタ値Ａがタイマデータ値Ｂよりも大
きくなった場合、比較器１５から出力信号ＯＵＴが出力
される。この出力信号ＯＵＴがフィードバックされ、カ
ウンタ１６のリセット端子に入力されることにより、カ
ウンタ１６は計数動作を停止する。なお、　第２図は以
上説明した第１図の動作をタイムチャートで示した←豊
である。

［発明の効果］ 以上実施例に基づいて詳細に説明したように、本発明で
は上位バイトデータのラッチ部をあらたに追加し、下位
バイトデータの書込み時に全ビットの変更が同時に行え
るようにしたため、カウンタ動作中でも書き換えが可能
となる。

またプログラム上で特別な操作をすることなく実現が可
能であり、精度を損なうことがないという利点がある。

なお本発明は４ビツトマイコンの装置や、タイマが１６
ビツトを越える装置についても同様に適用することが出
来る。

【図面の簡単な説明】 第１図は本発明に係るタイマ出力装置の出力部の一構成
例を示すブロック図、第２図は第１図の動作を説明する
タイムチャート、第３図は従来のタイマ出力装置の出力
部の構成を示すブロック図、第４図は従来のタイマ値の
書き換え方法の一例登示すフローチャートである。 図において、１１・・・・・第２の上位バイトラッチ回
路、１２・・・・・・下位バイトラッチ回路、１３・・
・・・・上位バイトラッチ回路、１４・・・・・・下位
バイト比較器、１５・・・・・上位バイト比較器、１６
・・・・　１６ビツトカウンタ、ＷπＭ・・・・上位デ
ータ書込み信号、口ｆｆ　−、、、、−下位データ書込
み信号、ＯＵＴ・・・・・出力信号。 特許出願人　　沖電気工業株式会社 代　理　人　　弁理士　熊谷　　隆 （外１名） 本発明σタイマ主力装トタイマｔプ着や０イ鶴べ告示１
０・７７記第１図 口演 策釆のフイ１よグ装置のフイＺセ刀督ψ橿べに貫・巧１
ｂ・７７団第３ 図

Claims (1)

【特許請求の範囲】
1. データバスからのタイマデータを上位バイトデータと下
   位バイトデータとに分割してそれぞれラッチする上位バ
   イトラッチ回路および下位バイトラッチ回路と、クロッ
   ク信号を計数して計数値を格納するカウンタと、前記２
   つのラッチ回路に格納された前記タイマデータと前記計
   数値とを比較する比較器とを備えたタイマ出力装置にお
   いて、入力が前記データバスに接続され出力が前記上位
   バイトラッチ回路に接続された第２の上位バイトラッチ
   回路を設け、上位データ書込み信号に応答して前記第２
   の上位バイトラッチ回路に上位バイトデータを書込み、
   下位データ書込み信号に応答して前記下位バイトラッチ
   回路に下位バイトデータを書込むと同時に前記上位バイ
   トラッチ回路に前記第２の上位バイトラッチ回路から上
   位バイトデータを移送して書込むことを特徴とするタイ
   マ出力装置。