JPH0619725B2

JPH0619725B2 - アドレスサ−チ装置

Info

Publication number: JPH0619725B2
Application number: JP59258690A
Authority: JP
Inventors: 智小林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1994-03-16
Anticipated expiration: 2009-03-16
Also published as: JPS61136138A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はデータ処理装置のチエツクに係り、特に、プ
ログラムカウンタのエラー検出およびアドレスサーチを
行なうアドレスサーチ装置に関するものである。

〔従来の技術〕

第４図はこの種の従来のアドレスアーチ装置の構成を示
すブロツク図であり、図中(1)はプログラムを格納する
記憶装置、(2)はこの記憶装置(1)の読出しアドレスを生
成するプログラムカウンタで、その値を保持するアドレ
スラツチ(3)、このアドレスラツチに入力する値を選択
するセレクタ(4)およびアドレスラツチの内容に「１」
を加える加算器(5)でなっているもの、(6)はプログラム
制御等によって生ずる分岐アドレスを入力するアドレス
入力線、(7)は上記プログラムカウンタ(2)と同じ動作を
し、プログラムカウンタ(2)との比較チエツクのための
チエツクカウンタで、その値を保持するチエツクラツチ
(8)、このチエツクラツチに入力する値を選択するセレ
クタ(9)およびチエツクラツチの内容に逐次「１」を加
える加算器(10)でなっているもの、(11)はプログラムカ
ウンタ(2)の内容とチエツクカウンタ(7)の内容とを比較
チエツクするチエツク回路、(12)は比較チエツクの結
果、データ処理装置の状態に応じてクロツク停止要求等
を出力するエラー処理回路、(13)はこのクロツク停止要
求により処理装置のクロツク停止信号を発生するクロツ
ク制御回路で、これに加えられる種々のクロツク停止要
求をまとめるＯＲ回路(14)、このＯＲ回路(14)の出力
を、クロツクストツプタイミング調整および波形整形の
ために、一時的に保持するストツプバツフア(15)、その
出力を保持するもう一つのストツプバツフア(16)および
このストツプバツフア(16)の出力を受けてデータ処理装
置内のラツチのクロツク停止タイミングを調整するスト
ツプラツチ(17)でなっているもの、(18)はデバツグ時に
プログラムを一時停止させるためのアドレスを保持する
サーチラツチ、(19)はこのサーチラツチにサーチアドレ
スを入力するアドレス入力線、(20)はこのサーチラツチ
(18)の値と前記プログラムカウンタ(2)の値とを比較す
る一致検出回路、(21)は一致検出回路(20)の出力および
処理装置の状態によってクロツク停止要求を発生させる
アドレスサーチ制御回路、(22)は前記プログラムカウン
タ(2)の値を１クロツク分保持し、クロツク停止時の要
因解析に利用するアドレスバツフアである。

従来のアドレスサーチ装置は以上のように構成され、プ
ログラムカウンタ(2)は、加算器(5)によってアドレスラ
ツチ(3)の内容に「１」を加え、記憶装置(1)から逐次プ
ログラムを読み出すためのアドレスを生成する。また、
アドレス入力線(6)からの分岐アドレスをアドレスラツ
チ(3)に直接セツトし、その値を「１」ずつ増加するこ
とによりプログラムの分岐を行なうことができる。

一方、チエツクカウンタ(7)もまたプログラムカウンタ
(2)と同期して加算器(10)がチエツクラツチ(8)の内容を
「１」ずつ増加する。また、アドレス入力線(6)からの
分岐アドレスをチエツクラツチ(8)に直接セツトする。

このように、プログラムカウンタ(2)とチエツクカウン
タ(7)とが常に同じ値になるように制御されるので、こ
の両者の値を比較すればプログラムカウンタ(2)の誤り
をチエツクすることができる。したがってチエツク回路
(11)はこの両アドレスの比較を行って両カウンタの食い
違いを検出するもので、その検出結果がエラー処理回路
(12)に入力され、続いて他のエラー報告と共にクロツク
停止要求としてクロツク制御回路(13)に加えられる。

このクロツク制御回路(13)では、このエラー処理回路(1
2)からのクロツク停止要求と、例えば図示しない操作パ
ネルからのクロツク停止要求等、他のクロツク停止要求
との論理和をとり、その論理和信号をストツプバツフア
(15)およびストツプバツフア(16)に加えて装置全体のク
ロツク停止信号を保持するストツプラツチ(17)をセツト
して装置のクロツクを停止せしめる。

この時、アドレスバツフア(22)は、エラーが発生したプ
ログラムカウンタ(2)の値を保持して停止する。

次に、プログラムカウンタ(2)が所定の値になったとき
に装置のクロツクを停止させるアドレスサーチ機能につ
いて説明する。

サーチラツチ(18)はクロツクを停止させるプログラムカ
ウンタ値を保持するもので、操作パネルからの停止アド
レスがアドレス入力線(19)を介してこのサーチラツチ(1
8)に加えられる。このサーチラツチ(18)の内容と、プロ
グラムカウンタ(2)の内容とが一致検出回路(20)によっ
て比較チエツクされ、その比較結果がアドレス制御回路
(21)へ入力される。このアドレス制御回路では両アドレ
スが一致したとき、アドレスサーチモードの指定を受け
ていれば、クロツク制御回路(13)にクロツク停止要求を
与える。

このクロツク停止要求もまた、エラー処理回路(12)から
のクロツク停止要求と同様にストツプバツフア(15)およ
びストツプバツフア(16)によってタイミング調整された
後、ストツプラツチ(17)をセツトして装置のクロツクを
停止させる。

このとき、アドレスバツフア(22)にはサーチアドレスが
保持されている。

〔発明が解決しようとする問題点〕

従来のアドレスサーチ装置は以上のように構成され、ア
ドレス生成回路のエラーチエツクと、アドレスサーチと
でそれぞれアドレス比較回路を設けなければならずその
分だけ構成が複雑化するという問題点があった。

また、構成要素としてのプログラムカウンタ(2)、チエ
ツクカウンタ(7)、サーチラツチ(18)、チエツク回路(1
1)、一致検出回路(20)およびクロツク制御回路(13)等は
実装上それぞれ離れた場所に設置されるために、各回路
間を接続する信号線の本数が増大し、この点でも構成が
複雑化していた。

この発明は、かかる問題点を解決するためになされたも
ので、アドレス一致検出を１つの回路で済ませ得、且
つ、信号線本数を著しく少なくし得る簡易構成のアドレ
スサーチ装置の提供を目的とする。

〔問題点を解決するための手段〕

この発明にかかるアドレスサーチ装置は、プログラムカ
ウンタのエラーを検出するエラー検出モードで、チエツ
クカウンタに対してプログラムカウンタと同期したアド
レス生成を行なわせ、アドレスサーチモードで所定のア
ドレスに対応した値を保持させると共に、エラー処理回
路より出力されるクロツク停止要求信号の有意性を反転
させる極性反転回路を備えている。

〔作用〕

エラー検出モードで、プログラムカウンタおよびチエツ
クカウンタの両計数値が不一致であるときエラー処理回
路からクロツク停止要求信号を発生させる一方、アドレ
スサーチモードでチエツクカウンタにサーチアドレスを
保持せしめると共にエラー処理回路の出力極性を極性反
転回路によって反転させることにより、プログラムカウ
ンタおよびチエツクカウンタの両計数値が等しいとき極
性反転回路からクロツク停止要求信号を発生させる。

〔実施例〕

第１図は本発明の一実施例を示すブロツク図で、図中
(1)〜(12)、(14)〜(17)および(22)は第４図に示した従
来装置と全く同一のものである。

そして、第４図に示したサーチラツチ(18)、一致検出回
路(20)およびアドレスサーチ制御回路(21)を除去して、
サーチアドレスを入力するアドレス入力線(19)をチエツ
クカウンタ(7)のセレクタに接続した点、ならび、第４
図に示したクロツク制御回路(13)に対して、ＯＲゲート
(14)の前段にエラー処理回路(12)の出力と、アドレスサ
ーチモード信号線(25)のアドレスサーチモード信号との
排他的論理和をとる極性反転回路としての排他的論理和
回路（以下EXORと言う）(24)を付加した構成のクロツク
制御回路(23)を設けた点が従来装置と異っている。

上記の如く構成された本実施例の作用を、第２図のタイ
ムチヤートをも参照して、先ずプログラムカウンタにエ
ラーある場合について説明する。

プログラムカウンタ(2)およびチエツクカウンタ(7)の両
方がクロツク“２”による加算までは正常に計数を行な
ったが、クロツク“３”による加算の後、プログラムカ
ウンタ(2)の値が“ｅ”に変化すると、チエツク回路(1
1)のアドレス一致信号が即座に低下し、エラー処理回路
(12)に対してエラー発生が報告される。エラー処理回路
(12)はアドレスサーチモードでないことを確認したうえ
でデータ処理装置のエラー時の状態を収集するためにク
ロツク制御回路(23)にクロツク停止要求を出力する。こ
のとき、クロツク制御回路(23)のEXOR(24)の他の入力で
あるアドレスサーチモード信号は「０」であるためエラ
ー処理回路(12)のエラー要求信号はそのままストツプバ
ツフア(15),(16)へ伝えられ、ストツプラツチ(17)をセ
ツトしてクロツク“５”以降データ処理装置のクロツク
は停止せしめられる。この場合、プログラムカウンタ
(2)の値およびチエツクカウンタ(7)の値はエラー発生時
点の値より「１」だけ増加している。したがってアドレ
スバツフア(22)は常に１クロツク分だけ前のプログラム
カウンタ(2)の値を保持し、クロツク停止時に、エラー
を発生したプログラムカウンタ(2)の値“ｅ”を保持す
る。

次に、第３図を参照してアドレスサーチ時のクロツク停
止動作について説明する。

アドレスサーチ時には、アドレス入力線(19)を介してチ
エツクカウンタ(7)にサーチアドレスがセツトされると
共に、クロツクが加わらないようにする。したがって、
チエツク回路(11)に対してはこのサーチアドレスが供給
される。

一方、クロツク“１”からクロツク“２”まではプログ
ラムカウンタ(2)の値が上記サーチアドレスより小さい
とすると、チエツク回路(11)の出力は「０」となってエ
ラー処理回路(12)に対してエラーを報告する。

このとき、エラー処理回路(12)はアドレスサーチモード
信号が有意の「１」であることからエラー処理は行なわ
ずに、クロツク制御回路(23)に対してクロツク停止要求
のみ出力する。クロツク制御回路(23)ではアドレスサー
チモード信号により、エラー処理回路(12)のクロツク停
止要求信号の有意性が反転していることを知り、EXOR(2
4)がエラー処理回路(12)からのクロツク停止要求信号の
極性を反転してＯＲ回路(14)に供給するためこの時点で
はクロツクは停止しない。

次に、クロツク“３”においてプログラムカウンタ(2)
の値と、チエツクカウンタ(7)の値とが一致すると、チ
エツク回路(11)の出力が「１」となり、エラー処理回路
(12)に対してアドレスの一致を報告する。

この報告によりエラー処理回路(12)の出力は「０」とな
るが、クロツク制御回路(23)ではアドレスサーチモード
信号が「１」であることからEXOR(24)によってエラー処
理回路(12)からのクロツク停止要求信号の極性を反転し
ているため、ＯＲ回路(14)には有意「１」の信号が供給
され、ストツプバツフア(15)、ストツプバツフア(16)に
「１」が伝わってストツプラツチ(17)がセツトされる。
この結果、クロツク“５”以降のクロツクが停止され
る。

このクロツク停止はクロツク“５”からであるため、こ
の時点ではプログラムカウンタ(2)の値が次に進みチエ
ツク回路(11)の出力は再び「０」に戻り、これに応働し
てエラー処理回路(12)、EXOR(24)、ＯＲ回路(14)、スト
ツプバツフア(15),(16)も図に示すようにクロツク
“２”，“３”の状態に戻る。

ただし、ストツプラツチ(17)のみは操作パネルからクロ
ツク再開要求があるまでは、その状態を保持してクロツ
ク停止状態を維持する。このクロツク停止状態でアドレ
スバツフア(22)はクロツク“３”におけるプログラムカ
ウンタ(2)の値を保持している。

なお、上記実施例ではアドレスサーチモード信号による
クロツク停止要求信号の極性反転用EXOR(24)をクロツク
制御回路に付加したものについて説明したが、この代わ
りにエラー処理回路(12)に付加しても上述したと同様な
動作を行なわせることができる。

〔発明の効果〕

以上のようにこの発明によれば、プログラムカウンタの
エラーを検出するエラー検出モードでチエツクカウンタ
に対してプログラムカウンタと同期したアドレス生成を
行なわせ、アドレスサーチモードで所定のアドレスに対
応した値を保持させると共に、エラー処理回路より出力
されるクロツク停止要求信号の有意性を反転させる極性
反転回路を備えているので、チエツクカウンタがエラー
検出とアドレスサーチとに共用され、エラー検出とアド
レスサーチとの２つの系統を有する従来装置に比較して
構成要素および接続信号線の本数を大幅に削減し得、こ
れによって構成の簡易化およびコストの低廉化を実現し
得るという効果が得られている。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロツク図、第
２図および第３図は同実施例の作用を説明するためのタ
イムチヤート、第４図は従来のアドレスサーチ装置の構
成を示すブロツク図である。 (1)：記憶装置、(2)：プログラムカウンタ (7)：チエツクカウンタ (11)：チエツク回路、(12)：エラー処理回路 (23)：クロツク制御回路 (24)：排他的論理和回路なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】データ処理装置の記憶装置に蓄えられたプ
ログラムを読出すためのアドレスを生成するプログラム
カウンタにエラーが発生したとき、および、このプログ
ラムカウンタが所定のアドレスに対応する値になったと
き、前記データ処理装置のクロックを停止させるアドレ
スサーチ装置において、前記プログラムカウンタと同等
のアドレス生成機能およびアドレスサーチ用の任意アド
レスを保持するアドレス保持機能を有し、且つ、プログ
ラムカウンタのエラーを検出するエラー検出モードとア
ドレスをサーチするアドレスサーチモードのいずれかを
指定するモード信号に対応してアドレス生成機能とアド
レス保持機能のいずれかの機能の選択が可能なチェック
カウンタと、このチェックカウンタおよび前記プログラ
ムカウンタの計数値が一致するか否かを検出するチェッ
ク回路と、このチェック回路の検出結果により、前記チ
ェックカウンタおよびプログラムカウンタの不一致時に
前記データ処理装置のクロック停止要求信号を発生する
エラー処理回路と、モード信号に対応して前記エラー処
理回路のクロック停止要求信号の有意性を反転させる極
性反転回路とを具備したことを特徴とするアドレスサー
チ装置。
【請求項２】前記エラー処理回路は、前記チェックカウ
ンタの値とプログラムカウンタの値とが不一致時に論理
「１」となるクロック停止要求信号を発生し、前記極性
反転回路はこのクロック停止要求信号を一方入力とし、
アドレスサーチモードで論理「１」となるモード信号を
他方入力とする排他的論理和回路である特許請求の範囲
第１項記載のアドレスサーチ装置。