JP2998813B2 - 伝送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば電力系統の送
電線保護継電装置等で必要となる伝送装置に関するもの
である。

【０００２】

【従来の技術】図２は例えば三菱電機技報Ｖｏｌ．６
３，Ｎｏ．８，１９８９，Ｐ．２７〜３１に開示された
この種従来の送電線保護継電装置の適用例を示すもの
で、３端子系統に対して、伝送速度が毎秒５４キロビッ
トの伝送路を用いて送電線各端子の電流値を授受して送
電線保護を行うものである。図において、１は送電線、
２は電流変成器（ＣＴ）、３は伝送路、４は保護継電装
置である。１つの保護継電装置４では、電流変成器２よ
り得た電流値をディジタル量に変換し、伝送路３を通し
て別の箇所の保護継電装置４に伝達する。これにより各
保護継電装置では、キルヒホッフの法則に基づく電流差
動方式の演算に必要な電流値を取得し、電流値の和が一
定値より小さいか否かの判定を行い、上記電流値の和が
一定値より大の場合は、送電線に故障（例えば、短絡）
が発生したと判定する。

【０００３】伝送路３においては、データはシリアルに
流れ、データの区切り等を行うために、例えば図３に示
すフレームと呼ばれる構造をもたせるのが一般的であ
る。このフレームは、先頭にフレーム開始ビットパター
ンと呼ばれる複数の連続する０があり、所定位置に固定
ビットと呼ばれる１を配置して連続しすぎる０を防止
し、末尾にＣＲＣデータを配置する。そして受信信号中
のこれら検定信号に上記した規則に合致しないデータが
存在した場合は、受信伝送路に不具合がある場合であ
り、この規則をチェックすることにより受信伝送路の良
否が判定できる。

【０００４】図４は図２における保護継電装置４の内部
構成を説明するものであり、１０は送信回路、１１は受
信回路、１２はマイクロプロセッサ等を用いた演算回
路、１３はバスである。演算回路１２は、バス１３を通
して送信回路１０にデータを送り、送信回路１０はその
データを伝送路３を通して他の保護継電装置４に送る。
受信回路１１が伝送路３を通して受信したデータは、演
算回路１２がバス１３を通して受け取る。伝送路３は、
送信回路１０を出発とし、受信回路１１で終わる。

【０００５】ある保護継電装置４より受信したデータを
別の保護継電装置４へ送る場合は、受信回路１１より演
算回路１２が一旦データを受け取り、これを別の保護継
電装置４へ送るために送信回路１０にデータを送る。ま
た受信回路１１では、受信伝送路の良否を判定し、演算
回路１２ではこの判定結果を用いて、受信データの使用
可否を判断する。

【０００６】次に、図５に示す４端子以上の送電線の系
統に適用する場合について説明する。この場合、送信回
路１０より始まり受信回路１１で終わる伝送路３を用い
て電流差動演算に用いるデータを全ての保護継電装置に
送るとすると、図６に示す様に伝送路が多数必要とな
り、価格が高くなり実用的でない。図６は、図５の伝送
部分を記載したものであり、伝送路としては、６区間必
要となる例である。このような場合、図７に示すリング
状の伝送路を使用する事が常套手段として用いられる。
図７は、図６の伝送部分をリング状に構成した例であ
り、伝送路を４区間に節減した例である。図中、４Ａ，
４Ｂ，４Ｃ，４Ｄは保護継電装置である。

【０００７】この場合、保護継電装置４Ｂは、保護継電
装置４Ａより伝送路３ａ１を通して送られたデータと保
護継電装置４Ｂ自身のデータを伝送路３ａ２を通して保
護継電装置４Ｃに送る。この様な方式を用いると、装置
４Ｄには全ての保護継電装置の情報（例えば電流値）が
集まり、これを伝送路３ｂ３に出力すれば、同様な原理
により全ての保護継電装置が全ての保護継電装置の情報
を持つことができる。この時、伝送路３ａ４、３ｂ４は
存在しても使わなくても良い。

【０００８】

【発明が解決しようとする課題】従来の伝送方式は以上
のように構成されているので、受信回路１１で受信した
データを例えば図４の説明の如く、演算回路１２が一旦
受け取って、次に演算回路１２が送信回路１０にデータ
を渡す方式では、これらの処理に基づく遅延時間が発生
する。このため、伝送路に接続される保護継電装置の数
が多くなるほど動作時間が遅れ、保護性能が著しく低下
する欠点が生じる。また、リング状の伝送路を使用した
場合、図７の説明の例においては、伝送路３ａ４、３ｂ
４は存在しても使わなくても良いため、原理的にはリン
グ状伝送路の１区間が故障しても保護機能は正常に維持
できる。例えば、伝送路３ａ１で不良が生じた場合は、
伝送路３ａ１、３ｂ１を使わない伝送路とし、今まで使
用していなかった伝送路３ａ４、３ｂ４を使用する。し
かし、伝送路の１区間が故障してその受信信号中の検定
信号に異常が存在した場合、その状態が後続の区間に伝
送され、その受信回路が再び伝送不良と判断する可能性
が高い。この場合、実際の伝送不良は１区間のみで発生
しているにもかかわらず、２区間以上の伝送不良として
誤って判断され保護動作が不可能となる。この発明は以
上のような問題点を解消するためになされたもので、伝
送回路の送受信局での処理遅延時間が少なく、また、伝
送不良の誤判断のない伝送装置を得ることを目的とす
る。

【０００９】

【課題を解決するための手段】この発明に係る伝送装置
は、シリアルディジタルデータの授受を行うリング状の
伝送路を使用する伝送装置において、前方局から受信し
たフレーム構造のデータ信号にもとづいてクロック信号
を生成するクロック制御回路と、上記クロック制御回路
からのクロック信号にもとづいて受信データのフレーム
の所定ビットに乗せ込まれている前方局からのデータの
必要部の全てを読み取る受信制御回路と、メモリ装置に
格納された自局データをシリアル送信する制御回路と、
上記受信制御回路に直結され、上記クロック制御回路の
クロック信号にもとづいて上記制御回路からの送信デー
タを、上記受信制御回路からの受信データのフレームの
前方局データのビットとは異なるビット又は異なるフレ
ームの所定ビットに乗せ込むスイッチング回路と、この
スイッチング回路からのデータを後方局へ送信する送信
制御回路とを備えたものである。また、検定信号を使用
して伝送不良を判定する場合、クロック信号を基に、前
方局からの受信信号中の検定信号の異常の有無にかかわ
らず、後方局への送信信号には正常な検定信号を出力す
るようにしたものである。

【００１０】

【作用】前方局からの受信データの必要部の全てを読み
取る受信制御回路と、上記受信データのフレームの前方
局データのビットとは異なるビット又は異なるフレーム
の所定のビットに自局データを乗せ込むスイッチング回
路とを直結構成としているため、この間の処理が高速度
になされる。また、たとえ受信側の伝送路に不良があっ
て検定信号に異常が存在しても、正規の検定信号に更新
して後方局へ送信がなされるので、受信側の伝送不良に
起因して送信側が伝送不良と誤認される恐れはない。

【００１１】

【実施例】図１はこの発明の一実施例による伝送装置を
示す回路ブロック図で、従来からの保護継電装置４に適
用したものである。図において、４，１２，１３は、従
来と同様のもので説明は省略する。１４は従来の送信回
路１０と受信回路１１とを合成し両機能を具備した送受
信回路である。もっとも、実際の製作においては、回路
実装の都合により複数のプリント基板に分割して構成す
るようにしてもよい。１００は伝送路３Ａを介して前方
局から受信したデータより必要なクロックを生成するク
ロック制御回路、１０１は受信データを実際の回路で使
用する符号に変換する等を行う受信制御回路、１０２は
シリアルデータをメモリ格納する制御を行う制御回路、
１０３は受信データを格納するメモリ回路、１０４はク
ロック制御回路１００で生成したクロックを基に、送信
に必要な制御信号を作り出す制御回路、１０５はバス１
３を通じて送り込まれた送信すべき自局のデータを格納
するメモリ回路、１０６はメモリ回路１０５のデータを
シリアル送信する制御回路、１０７は、フレーム開始パ
ターン及び固定ビットを生成する制御回路、１０８は、
前方局からの受信データ、メモリ回路１０５からの自局
の送信データ、及び制御回路１０７からのフレーム開始
ビット及び固定ビットの各信号から実際に送信するもの
を選択するスイッチ回路、１０９はＣＲＣ（Ｃｙｃｌｉ
ｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）演算回路、１１
０は後方局へ向けて送信データを実際に伝送路３Ｂに送
信する符号形式に変換する等を行う送信制御回路であ
る。１１１は、上記フレーム開始ビットパターン、固定
ビット、及びＣＲＣからなる検定信号のチェックを行う
検定回路であり、そのチェック結果はバス１３を通して
演算回路１２に送られる。

【００１２】次に動作について説明する。先ず、伝送路
３Ａから図３に示すフレーム構造のデータが受信される
と、クロック制御回路１００がその受信データを基にク
ロック信号を発生する。そして、このクロック信号を基
に受信制御回路１０１が動作し、フレーム中の所定のビ
ットに乗せ込まれている前方局からのデータを読み取
る。この前方局からのデータは、図３で示すフレームの
「データ」と示された部分（ビット）に格納されてい
る。この格納ビット位置は、後述する自局データを格納
するビット位置とは区別されている。両データを格納す
るビット位置は、１フレーム中の異なる部分に設定して
もよいが、異なるフレームに設定してもよい。

【００１３】読み取られた前方局データは制御回路１０
２で処理され一旦、メモリ回路１０３に格納される。こ
のメモリ回路１０３に格納されたデータは必要に応じて
他のデータとともに演算回路１２により読み出され、所
定の電流差動演算が行われて必要な保護動作がなされる
訳である。受信制御回路１０１からの前方局データはそ
のままスイッチ回路１０８にも送出される。また、メモ
リ回路１０５には自局の電流変成器２から得られたデー
タが格納されており、この自局データも制御回路１０６
を経てスイッチ回路１０８に送出される。更に、検定信
号の内、図３で示すフレーム開始ビットパターン及び固
定ビットの信号が制御回路１０７で生成され、これら信
号もスイッチ回路１０８に送出される。

【００１４】スイッチ回路１０８は、他の送信側回路と
同様、制御回路１０４からの信号に基づき動作し、受信
制御回路１０１からの前方局データと制御回路１０６か
らの自局データとをフレームの互いに異なる所定のビッ
ト、または互いに異なるフレームの所定のビットに乗せ
込み、あわせて制御回路１０７からの検定信号を乗せ込
む。スイッチ回路１０８からの出力信号は、ＣＲＣの検
定信号が付加され、最終的に送信制御回路１１０を経て
伝送路３Ｂから後方局へ送られる。

【００１５】以上説明したように、受信データを直接自
局データとともに送信処理する方式としたので、それに
要する処理時間は、直列の構成要素である受信制御回路
１０１、スイッチ回路１０８、ＣＲＣ演算回路１０９及
び送信制御回路１１０で必要となる遅延時間のみとな
り、受信回路１０から受信データを一旦、演算回路１２
で受け取りあらためて送信回路１１から送信する従来の
場合と比較して受信から送信までの処理時間が格段に短
くなり、保護継電装置としての動作時間が大幅に短縮さ
れる。

【００１６】また、受信側の伝送路３Ａ等に不具合があ
り、その受信信号の検定信号に異常が生じた場合、検定
回路１１１がこれを検出し、その内容は演算回路１２に
送出される。しかし、この発明の実施例では、送信信号
中の検定信号には、受信されたものではなく、制御回路
１０７及びＣＲＣ演算回路１０９により新たに生成され
た正常な信号が送り込まれるので、後方局がその受信側
伝送路３Ｂを誤って不良と判断する恐れはない。従っ
て、１つの伝送路の異常により、他の伝送路が不良であ
ると誤って判定され、保護装置が動作不能になるという
問題は解消される。

【００１７】なお、上記実施例では、電力系統の電流差
動保護継電装置に適用した場合について説明したが、こ
の発明は受信データを自局データとともに送信する種類
の伝送装置に広く適用することができ同等の効果を奏す
る。

【００１８】

【発明の効果】この発明は以上のように、リング状の伝
送路を使用する伝送装置において、前方局からの受信デ
ータの必要部の全てを読み取る受信制御回路と、上記受
信データのフレームの前方局データのビットとは異なる
ビット又は異なるフレームの所定のビットに自局データ
を乗せ込むスイッチング回路とを直結構成としているた
め、一連の処理のための伝送遅延時間が大幅に短縮され
る。また、前方局からの受信信号中の検定信号の異常の
有無にかかわらず、後方局への送信信号には、常に正常
な検定信号を出力するようにしたので、１つの伝送路の
不良に起因して後続の伝送路が不良と誤認される恐れが
なくなる。

【図面の簡単な説明】

【図１】この発明の一実施例による伝送装置を示す回路
ブロック図である。

【図２】３端子の電力系統に適用した保護継電装置を示
す図である。

【図３】シリアル伝送に用いるフレームの構造を示す図
である。

【図４】図２の保護継電装置に適用した伝送装置を示す
図である。

【図５】４端子の電力系統に適用した保護継電装置を示
す図である。

【図６】図５の保護継電装置に適用した伝送装置を示す
図である。

【図７】リング状伝送路を使用して図５の保護継電装置
に適用した伝送装置を示す図である。

【符号の説明】

３Ａ，３Ｂ 伝送路 １４ 送受信回路 １００ クロック制御回路 １０１ 受信制御回路 １０４，１０６，１０７ 制御回路 １０８ スイッチ回路 １０９ ＣＲＣ演算回路 １１０ 送信制御回路 １１１ 検定回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 シリアルディジタルデータの授受を行う
   リング状の伝送路を使用する伝送装置において、前方局
   から受信したフレーム構造のデータ信号にもとづいてク
   ロック信号を生成するクロック制御回路と、上記クロッ
   ク制御回路からのクロック信号にもとづいて受信データ
   のフレームの所定ビットに乗せ込まれている前方局から
   のデータの必要部の全てを読み取る受信制御回路と、メ
   モリ装置に格納された自局データをシリアル送信する制
   御回路と、上記受信制御回路に直結され、上記クロック
   制御回路のクロック信号にもとづいて上記制御回路から
   の送信データを、上記受信制御回路からの受信データの
   フレームの前方局データのビットとは異なるビット又は
   異なるフレームの所定ビットに乗せ込むスイッチング回
   路と、このスイッチング回路からのデータを後方局へ送
   信する送信制御回路とを備えたことを特徴とする伝送装
   置。
2. 【請求項２】 シリアル信号のビットに検定信号を含め
   ることにより伝送不良を判定するようにしたものにおい
   て、クロツク信号を基に、前方局からの受信信号中の検
   定信号の異常の有無にかかわらず、後方局への送信信号
   には正常な検定信号を出力するようにしたことを特徴と
   する請求項１記載の伝送装置。