JPS589445B2 - 二重化バス回路 - Google Patents
二重化バス回路Info
- Publication number
- JPS589445B2 JPS589445B2 JP53118901A JP11890178A JPS589445B2 JP S589445 B2 JPS589445 B2 JP S589445B2 JP 53118901 A JP53118901 A JP 53118901A JP 11890178 A JP11890178 A JP 11890178A JP S589445 B2 JPS589445 B2 JP S589445B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bus
- signal
- bus circuit
- output side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は信籟度を向上させた二重化バス回路に関する。
従来のバス回路は第1図に示すように構成されている。
即ち複数の信号線L1……Lnについて各線の入力側1
1乃至1nに近接して設けたバスドライバD1……Dn
と、出力側に近接して設けたパスバツファB11……B
mnを有している。
1乃至1nに近接して設けたバスドライバD1……Dn
と、出力側に近接して設けたパスバツファB11……B
mnを有している。
そしてバスドライバD1……Dnの出力端子において、
パスバツファのみを有する信号線を並列接続して、n本
ずつ束ねたバスMBB1,BB2……を構成し、全体を
バス回路と称している。
パスバツファのみを有する信号線を並列接続して、n本
ずつ束ねたバスMBB1,BB2……を構成し、全体を
バス回路と称している。
バス回路を伝送する信号はディジタル信号とすることが
適当で、タイムスロットを各パスバッファ毎に割当て動
作させることが多い。
適当で、タイムスロットを各パスバッファ毎に割当て動
作させることが多い。
パスバツファの出力側に抜差し可能な配線板を多数設け
た通信機として実用化されている。
た通信機として実用化されている。
バスを構成する信号線の1本がバツファ入力側において
何等かの理由で地気に短絡したり断線することが往々に
して発生する。
何等かの理由で地気に短絡したり断線することが往々に
して発生する。
例えば地気に短絡するような障害は当該バツファと接続
された機器が使用不能となるのみでなく、それと並列接
続されたものすべての入力端子が地気レベルに固定され
、機能障害となる。
された機器が使用不能となるのみでなく、それと並列接
続されたものすべての入力端子が地気レベルに固定され
、機能障害となる。
したがってこの種バス回路は信頼度が低かった。
一方信号伝送線として信頼度を向上させるため単純に三
重化することは第2図に示すように公知である。
重化することは第2図に示すように公知である。
即ち駆動源D1〜D3ど接続された伝送線ST1,ST
2,ST3を入力端子Iiにおいて共通接続し、出力側
に多数決論理回路MDCを設け、その出力を端子OTに
導いている。
2,ST3を入力端子Iiにおいて共通接続し、出力側
に多数決論理回路MDCを設け、その出力を端子OTに
導いている。
多数決論理回路IVIDCは各伝送線の出力のうち2本
以上同一状態となる場合を正当信号と判定しているため
、信頼度は向上しているが、駆動源・伝送線を各3組必
要とし、各線毎に状態監視回路を附加してお《ことが必
要であるため設備が大規模で高価となった。
以上同一状態となる場合を正当信号と判定しているため
、信頼度は向上しているが、駆動源・伝送線を各3組必
要とし、各線毎に状態監視回路を附加してお《ことが必
要であるため設備が大規模で高価となった。
本発明の目的は前述の欠点を改善し、少数の素子を使用
して二重化する簡易な構成により信頼度の高いバス回路
を提供することにある。
して二重化する簡易な構成により信頼度の高いバス回路
を提供することにある。
第3図は本発明の実施例を示す構成図である。
第3図において第1図と同一符号は同様のものを示す。
L11,L12は信号線を示し、入力側に並列接続され
た2個のドライバD11,D12と、出力側のバスバツ
ファとなる2人カゲート回路B11をもって構成してい
る。
た2個のドライバD11,D12と、出力側のバスバツ
ファとなる2人カゲート回路B11をもって構成してい
る。
2本の信号線L11,L12は伝送信号については1本
の線として動作する。
の線として動作する。
なおLn1,Ln2,Dn1,Dn2,Bln,Bm1
,Bmn……は同様な符号のものと対応している。
,Bmn……は同様な符号のものと対応している。
2人カゲート回路を図示するように論理和回路で構成し
た場合について動作を説明する。
た場合について動作を説明する。
回路B11の入力端子の一方が接地するなど障害のため
゛0”レベルに固定されたときも、他方の入力端子は使
用できるから信号伝送に影響はない。
゛0”レベルに固定されたときも、他方の入力端子は使
用できるから信号伝送に影響はない。
”1”レベルに固定されるということは稀であるが、そ
の場合に対処するには電源回路の設計に留意すれば良い
。
の場合に対処するには電源回路の設計に留意すれば良い
。
次にER1……ERnは排他的論理和回路を示し、各回
路は前述の1本の線として動作する信号線と接続された
2入力端子を有している。
路は前述の1本の線として動作する信号線と接続された
2入力端子を有している。
本来各信号線には同一信号が伝送されている筈の所、障
害発生があると入力端子の電位が異なるため論理回路の
出力端子SV1……SVnに出力を生ずることになる。
害発生があると入力端子の電位が異なるため論理回路の
出力端子SV1……SVnに出力を生ずることになる。
したがって該出力端子に簡単な状態監視回路を接続して
おくのみで、バス回路の障害発生を検知することができ
る。
おくのみで、バス回路の障害発生を検知することができ
る。
このようにして本発明によるとバスドライバと信号伝送
線とを組合せた二重化線を単位としてバス回路を構成し
ているから、三重化する場合よりはるかに簡易であって
、信頼度は三重化の場合と同等になっているから実用上
極めて有効である。
線とを組合せた二重化線を単位としてバス回路を構成し
ているから、三重化する場合よりはるかに簡易であって
、信頼度は三重化の場合と同等になっているから実用上
極めて有効である。
そして使用する素子も半導体を使用できるから小型・軽
量であって、更に障害発生を検知するため附加する回路
も簡易なもので良い。
量であって、更に障害発生を検知するため附加する回路
も簡易なもので良い。
第1図は従来のバス回路の構成図、第2図は三重化した
信号伝送線を示す図、第3図は本発明の実施例を示す構
成図である。 L1……Ln……信号線、D1……Dn,D11,Dn
2……バスドライバ、B11……Bmn……バスバツフ
ァ、ER1……ERn……排他的論理和回路、BB1,
BB2……バス線。
信号伝送線を示す図、第3図は本発明の実施例を示す構
成図である。 L1……Ln……信号線、D1……Dn,D11,Dn
2……バスドライバ、B11……Bmn……バスバツフ
ァ、ER1……ERn……排他的論理和回路、BB1,
BB2……バス線。
Claims (1)
- 【特許請求の範囲】 1 人力側にバスドライバ、出力側にパスバッファを有
する信号線を複数本束ね、各バスドライバ出力側におい
て各並列接続された多数の信号線を含むバス回路におい
て、各信号線として入力側に並列接続された2個のドラ
イバと、出力側にそれぞれ接続されパスバッファとして
動作する2人力の論理和回路を有する2本の線をもって
1本の信号線に構成したことを特徴とする二重化バス回
路。 2 1本の信号線として構成した2本線と接続された2
人力端子を有する排他的論理和回路を具備し、バス回路
に発生する障害全検知することを特徴とする特許請求の
範囲第1項記載の二重化バス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53118901A JPS589445B2 (ja) | 1978-09-27 | 1978-09-27 | 二重化バス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53118901A JPS589445B2 (ja) | 1978-09-27 | 1978-09-27 | 二重化バス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5544684A JPS5544684A (en) | 1980-03-29 |
JPS589445B2 true JPS589445B2 (ja) | 1983-02-21 |
Family
ID=14747965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53118901A Expired JPS589445B2 (ja) | 1978-09-27 | 1978-09-27 | 二重化バス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS589445B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745750A (en) * | 1980-09-01 | 1982-03-15 | Fanuc Ltd | Transmission switching device having open line detecting function and industrial robot using said device |
JPH04340154A (ja) * | 1990-11-29 | 1992-11-26 | Nippon Telegr & Teleph Corp <Ntt> | バス多重マルチプロセッサシステム |
JP2008046702A (ja) * | 2006-08-11 | 2008-02-28 | Omron Corp | Plc装置 |
JP2008084276A (ja) * | 2006-09-29 | 2008-04-10 | Omron Corp | Plc装置 |
-
1978
- 1978-09-27 JP JP53118901A patent/JPS589445B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5544684A (en) | 1980-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4178620A (en) | Three state bus driver with protection circuitry | |
US6633935B1 (en) | Automatic bus termination readjustment | |
US3937936A (en) | Equipment self-repair by adaptive multifunction modules | |
JPS589445B2 (ja) | 二重化バス回路 | |
JP3141472B2 (ja) | 切替制御方式 | |
JP3664820B2 (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
EP0618679A1 (en) | High reliable integrated circuit structure for MOS power devices | |
JPH04317222A (ja) | 信号処理装置 | |
JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
JPS6041321A (ja) | 入力回路 | |
KR950007464B1 (ko) | 전가산기 | |
JPH03183159A (ja) | 半導体集積回路装置 | |
JPH06105863B2 (ja) | 信号発生器用減衰装置 | |
SU853731A1 (ru) | Устройство дл контрол уровн СигНАлОВ B цЕп Х РЕлЕйНОй зАщиТы | |
KR970003644Y1 (ko) | 장치 보호 절체회로 | |
SU690665A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
KR960009051Y1 (ko) | 입력단 인터페이스회로 | |
JPH0127306Y2 (ja) | ||
JPS6217855A (ja) | インタ−フエイス回路 | |
JPH07288563A (ja) | プロテクション機能付ハードウェア・パッケージ装置 | |
JPS58103093A (ja) | 障害検知伝送装置 | |
JPH04134552A (ja) | システムバス制御方式 | |
JPS6124732B2 (ja) | ||
JPH01212121A (ja) | 多数決回路 | |
JPS61156918A (ja) | 半導体集積装置 |