JPS6124732B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はパツケージ、特に故障検出可能なパツ
ケージに関する。

従来、装置の故障を検出するには、パリテイチ
ツク回路やパリテイ有測回路のように機能単位に
故障を検出する回路を設けており、パツケージご
とには設けていなかつた。

しかし、このような装置では、故障を検出した
後診断プログラムの実行などによりどのパツケー
ジの故障かを判断しなければならなかつたため、
平均故障修理時間が大きくなつていた。

これは、故障検出単位が、複数枚のパツケージ
にまたがる機能単位になつていたからである。

本発明の目的は、複数のパツケージで構成され
た装置において、各パツケージ中の論理回路の入
出力端子２の故障を検出した時点で、故障検出表
示によりこれと１対１に対応したパツケージが故
障であるか否かを指摘することができるパツケー
ジを提供するものである。

本発明のパツケージは、論理回路と、この論理
回路の入出力信号がそれぞれ偶数個に分岐して供
給されるパリテイ発生回路とで構成される。

本発明は、パツケージ中の論理回路への入出力
信号及び出力信号がそれぞれ偶数個所でパリテイ
発生回路の入力となれば、奇数個の故障（単一故
障も含む）が発生すれば、そのパツケージ内で発
生するパリテイ信号は必ず奇数になるので故障検
出が可能になるという原理に基いている。

次に、本発明の実枝例について図面を参照して
説明する。

まず、本発明の理解を容易にするために、最も
簡単な実施例について説明する。

第１図は本発明による故障検出可能なパツケー
ジの一実施例を示すブロツク図である。

パツケージ８０には、論理回路２０と、パリテ
イ発生回路３０とが塔載されており、パツケージ
入力端子９１，９２に供給された信号が論理回路
２０で処理され、処理結果がパツケージ出力端子
９３，９４から出力されることにより、所要の論
理機能がパツケージ８０で達成される。

しかし、このようにパツケージではパツケージ
入力端子９１，９２に正常な信号が与えられ、論
理回路２０も正常であつても、正常の出力信号が
パツケージ出力端子９３，９４に与えられるとは
限らない。すなわち、パツケージ入力端子９１，
９２およびパツケージ出力端子９３，９４と論理
回路２０との接続が正常でない場合は正常な出力
信号が得られず、故障となる。パリテイ発生回路
３０は、このような故障を検出しようとするもの
で、論理回路２０に供給されるパツケージ入力端
子９１，９２の信号は入力信号線１４１，１４２
でともに偶数（本例ではともに２個）に分岐され
パリテイ発生回路３０に供給される。また、この
パリテイ発生回路３０には、論理回路２０からパ
ツケージ出力端子９３，９４に出力される信号が
出力信号線２５１，３５１でともに偶数に分岐さ
れ供給される。

これによつて、パリテイ発生回路３０では、ど
の信号も偶数個づつ供給されるため、排他的論理
和は各信号について論理“０”となり、パツケー
ジパリテイ出力端子９５には、常に論理“０”が
出力されることになる。

ここでパツケージ入力端子９１と論理回路２０
との間で故障があり、パリテイ発生回路３０には
入力信号線１４１から分岐される２つの信号の一
方しか入力されなかつたとすれば、この信号は排
他的論理和回路で構成されるパリテイ発生回路で
相殺されずに残るため、論理“１”信号が発生
し、パツケージパリテイ出力端子９５に論理値
“１”が発生して、このパツケージに故障がある
ことが検出される。

なお、ここで、入力されなかつた場合常に論理
“０”が与えられる構成になつている場合、入力
される方の論理信号は論理“０”、論理“１”の
いずれもあるが、検出は論理“１”が与えられた
ときになされる。

すなわち、パリテイ発生回路に偶数に分岐され
た信号が供給されると、論理“０”と論理“０”
との排他的論理和も、論理“１”と論理“１”の
排他的論理和もともにその出力は論理“０”とな
る。これは２個でなくとも４個に分岐されてもあ
るいは６個、８個に分岐されても同一であり、偶
数に分岐されれば、いつもこのようになる。

次により実際的なパツケージについて第２図を
参照して説明する。

第２図は第１図に示す論理回路２０が論理回路
１２０，２２０，３２０に分割され、また、第１
図に示すパリテイ発生回路３０がパリテイ発生回
路１３０，２３０，３３０に分割されたものであ
るが、これは何分割されてもよいものである。

パツケージ８０は、集積回路１１０，２１０，
３１０と該パツケージに入力されるパツケージ入
力端子９１，９２と該パツケージから出力される
パツケージ出力端子９３，９４およびパツケージ
パリテイ出力端子９５からなる。

集積回路１１０，２１０，３１０はいずれも論
理回路と、これらの論理回路の入出力信号が供給
されるパリテイ発生回路を含んだ例である。

例えば、集積回路２１０は、論理回路２２０と
該論理回路２２０の第１の入力となる集積回路入
力端子２４１と第２の入力となる集積回路入力端
子２４２と該論理回路の出力となる集積回路出力
端子２５１と、集積回路パリテイ入力端子２６
１，２６２と前記端子２４１，２４２，２５１，
２５２，２６１，２６２から供給される信号のパ
リテイ信号が発生させるパリテイ発生回路２３０
とその出力となる集積回路パリテイ出力端子２７
１からなる。なお、集積回路１１０，２１０，３
１０の入出力端子数及び論理回路１２０，２２
０，３２０で達成される論理機能は必ずしも同一
である必要はない。

次に、第２図を用いて本発明による故障検出の
動作について説明する。通常機能の動作として
は、パツケージ入力端子９１，９２からの論理入
力信号がそれぞれ集積回路１１０，２１０の集積
回路入力端子１４１，２４２と１４２に入力さ
れ、論理回路１２０，２２０，３２０で論理的な
処理がなされ、その結果がパツケージ出力端子９
３，９４に出力される。

これらの通常機能として使用される集積回路１
１０，２１０，３１０の集積回路入出力端子１４
１，１４２，２４１，２４２，２５１，３４１，
３４２，３５１の故障を検出する為に、パツケー
ジ入力端子９１，９２と各集積回路１１０，２１
０，３１０の集積回路出力端子１５１，２５１，
３５１の信号のうち奇数個の信号がパリテイ発生
回路１３０，２３０，３３０のいずれかへ入力さ
れているもの（すなわち端子９２，１５１，３５
１の信号）を偶数個の信号になるようにどこかの
集積回路の集積回路パリテイ入力端子（自分自身
のでもよい）へ接続し、必ず偶数個所でパリテイ
ジエネレートされるように回路を構成する。すな
わちパツケージ入力端子９２を集積回路パリテイ
入力端子３６２へ、集積回路出力端子２６１，３
６３へ接続している。

さらに、集積回路パリテイ出力端子をどこかの
集積回路パリテイ入力端子（自分自身を除く）へ
接続していくと、最終的に１つだけ残つた集積回
路パリテイ出力端子がこのパツケージ内の信号の
パリテイ信号を示すことになる。すなわち、集積
回路パリテイ出力端子１７１，２７１をそれぞれ
集積回路パリテイ入力端子２６２，３６１に接続
し、集積回路パリテイ出力端子３７１をパツケー
ジ内で配線された全信号のパリテイ信号としてパ
ツケージパリテイ出力端子９５に接続している。

このように構成した回路において、いま、集積
回路１１０の集積回路出力端子１５１が故障した
場合、パリテイ発生回路群への奇数個の入力端子
（この例では、集積回路入力端子２４１，３４２
と集積回路パリテイ入力端子２６１の３個）が異
常な値を示すことになる。

なお、正常動作中は、各信号が偶数個所でパリ
テイビツトが発生されるように回路が構成されて
いるので、次の関数が成立することは明らかであ
る。

（端子１５１のLSI内の値）（端子２４１，
３４２，２６１のパリテイ）（端子１５１，２
４１，３４２，２６１以外の全端子のパリテイ）
＝“０” つまり、パツケージ内の全信号のパリテイを示
すパリテイ出力端子３７１は正常動作時は、常に
“０”を示している。

また、前記関係式において、正常時には、 （端子１５１のLSI内の値）（端子２４１，
３４２，２６１のパリテイ）＝“０” になることも容易にわかる。

しかし端子１５１が故障して、端子２４１，３
４２，２６１が常に固定的な値を示す状態になる
と、端子１５１のLSI内の値が前記固定的な値と
逆の値になつたときに （端子１５１のLSI内の値）（端子２４１，
３４２，２６１のパリテイ）＝“１” となり、端子３７１が“１”となつて故障が検出
されることになる。

またここでは、集積回路１１０の集積回路出力
端子１５１の故障を例にとつて説明したが、パツ
ケージのパリテイ信号を示す集積回路パリテイ出
力端子３７１を除くどの集積回路の入出力端子が
故障しても、同様に故障が検出されるのはいうま
でもない。

従つて、集積回路パリテイ出力端子３７１（つ
まりパツケージパリテイ出力端子９５）を常に監
視しておけば、この端子の値が“１”になつたと
きにそのパツケージが故障したと判断できること
になる。

なお、通常、装置が複数のパツケージで構成さ
れるので、どのパツケージで故障を検出したかを
示すために各パツケージのパリテイ信号（すなわ
ち、パツケージパリテイ出力端子９５の出力）
を、保守パネルへ表示したり、割込により報告さ
れた自分自身または他の装置のプログラムにより
操作員へ通知することなどが必要になるが、これ
らの処理は従来の通常の技術で容易に実現できる
ことは明らかである。

また以上の説明では集積回路の個数を３個とし
て説明したが、集積回路の個数がいくつであつて
も同様のことがいえることは明らかである。

さらにパリテイ発生回路の出力は偶数パリテイ
ビツトを発生させるものとして説明しているが、
奇数パリテイビツト発生回路においても容易に実
現できることは明らかである。ただし、パツケー
ジ内の集積回路が奇数個のときは、どこかの１つ
の集積回路パリテイ入力端子を固定的に“１”に
設定しておく必要がある。

本発明は以上説明したように、集積回路の全入
出力端子のパリテイを発生するパリテイ発生回路
に、１信号は必ず偶数個所でパリテイ発生回路へ
入力されるようにパツケージを構成することによ
り、論理回路の入出力端子故障の検出をパツケー
ジ単位で行うことが可能になるという効果があ
る。

また、パリテイ発生回路への入力の一要素とな
る集積回路への集積回路パリテイ入力端子を設け
て各集積回路にパリテイ発生機能を分散すること
により、特別なパリテイビツト発生専用の集積回
路が不要になるという効果がある。

なお、故障発生時に即座に故障を検出するので
間欠故障の検出、診断にも適用できるという効果
がある。

【図面の簡単な説明】

第１図は、本発明によるパツケージの一実施例
を示すブロツク図、第２図は、第１図に示す機能
回路およびパリテイ発生回路を複数に分割したと
きのブロツク図である。 図において、80……パツケージ、１１０，２１
０，３１０……集積回路、２０，１２０，２２
０，３２０……論理回路、３０，１３０，２３
０，３３０……パリテイ発生回路、９１，９２…
…パツケージ入力端子、９３，９４……パツケー
ジ出力端子、９５……パツケージパリテイ出力端
子、１４１，１４２，２４１，２４２，３４１，
３４２……集積回路入力端子、１５１，２５１，
３５１……集積回路出力端子、１６１，２６１，
２６２，３６１，３６２……集積回路パリテイ入
力端子、１７１，２７１，３７１……集積回路パ
リテイ出力端子、である。

Claims (1)

【特許請求の範囲】
1. １ 論理回路と、前記論理回路に供給される入力
   信号および前記論理回路の処理結果である出力信
   号がそれぞれ偶数の信号に分岐され供給されたこ
   れらの信号からパリテイ信号を発生するパリテイ
   発生回路とを含むことを特徴とする故障検出可能
   なパツケージ。