JPH0684984B2 - 論理回路パッケージ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は論理演算回路の構成に関し、特に診断機能を備
えた回路構成に関する。

（従来の技術） 近年の各種論理装置で用いられる論理演算回路パツケー
ジには、種々の障害を想定した障害検出回路を備えて構
成されている。障害検出回路により検出された障害につ
いては、BID（BUILD IN DIAGNOSIS）制御下にある故障
辞書が起動され、これによつて被擬障害回路部分が指摘
されるように構成されている。

いつぽう、各障害検出回路のハードウエアが正常に機能
しているか否かの確認については、診断プログラムの走
行によつて実行されている。

（発明が解決しようとする問題点） 上述した従来のSID故障辞書、ならびに診断プログラム
での診断性能の検証においては、論理演算回路を備えた
複数のパツケージを搭載したボードの入出力信号端子を
接点端子に接続して擬障実験を行い、擬障実験によるエ
ラーによつて障害の検出を行つている。ここで、診断性
能は障害検出率、あるいは障害回路の指摘分解能力など
の性能を指すものである。

斯かる方式においては、近年、診断にかかわるハードウ
エアが益々大規模集積回路化されている時勢にあり、高
速化に伴う発熱量の増大に対処する水冷構造への移行に
対して、入出力信号端子の接地端子への接続によつては
障害の検出が実施し難い状況になつてきていると云う欠
点がある。

さらに、上記従来技術によれば検証時間が増加し、検証
することにより素子の破壊や劣化も発生しうるので、信
頼性の低下を招くと云う欠点がある。

本発明の目的は、二値論理方式による論理演算回路の入
力側へ各種障害検出に有効な擬障検証を実行できるよう
に、複数の排他的論理和回路を挿入することにより、上
記欠点を除去し、容易に障害を診断できるように構成し
た論理回路パツケージを提供することにある。

（問題点を解決するための手段） 本発明による論理回路パツケージは論理演算回路と、排
他的論理和回路と、デコーダ回路と、擬障診断保持回路
とを具備して構成したものである。

論理演算回路は二値論理で動作し、予め設定された論理
機能を実行するためのものである。

排他的論理和回路は、入力信号の任意の一部に対して論
理演算回路の障害検出に有効な擬障検証を実行するため
のものである。

デコーダ回路は、外部制御装置より排他的論理和回路へ
入力される制御情報をデコードするためのものである。

擬障診断保持回路は、デコーダ回路の出力を排他的論理
和回路へ入力する前に、一時的に記憶するためのもので
ある。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明による論理回路パツケージの一実施例
を示すブロック図である。第１図において、１は論理演
算回路、31,32はそれぞれ排他的論理和回路、７は擬障
診断保持回路、９はデコーダ回路、11はパツケージであ
る。

論理演算回路１は予め設定された二値の論理機能を実行
するためのものであり、信号線21,22はパツケージ11へ
の入力信号を乗せたものである。排他的論理和回路31,3
2は、擬障設定を行うための入力信号線22に対して増設
されたものである。信号線４は排他的論理和回路31,32
の出力信号を乗せるものであり、論理演算１の入力端子
に接続されている。信号線５は論理演算回路１の出力信
号を乗せるものであり、信号線10は診断サービスプロセ
サなどの外部制御装置からの擬障診断入力信号をデコー
ダ９に入力するためのものである。デコーダ９は所望す
る排他的論理和回路31または32へのアクセス信号を生成
し、信号線８上に擬障信号を送出する。信号線８上の擬
障信号は擬障診断保持回路７に入力され、擬障信号は排
他的論理和回路31,32へ入力される前に、いつたん擬障
診断保持回路７へ格納される。

ここで、論理演算回路１を備えたパツケージ11に対して
種々の障害検出回路の試験／診断を実行させる場合、あ
るいは障害に対して準備された各診断プログラムが正常
に走行するか否かを検証する場合を想定する。この場
合、通常の動作環境下で診断サービスプロセサなどの外
部制御装置より論理演算回路部１に擬障設定を行うよう
に起動すれば、排他的論理和回路31,32の一方に擬障設
定信号が供給され、通常動作時の論理状態とは逆の論理
状態が論理演算回路１に印加される。これによつて、擬
障設定が可能となる。

通常、装置内にはパツケージ11と同様な構成を有する複
数個のパツケージが備えられている。

（発明の効果） 以上説明したように本発明は、二値論理方式による論理
演算回路の入力側へ各種障害検出に有効な擬障検証を実
行できるように、複数の排他的論理和回路を挿入するこ
とにより、サービスプロセサなどの外部制御装置からの
擬障診断情報にもとづいて障害検出回路に強制的に擬障
設定を実行でき、詳細な擬障項目について短い検証時間
でチエツクできると云う効果がある。さらに、素子に対
するストレスを少なくできるので、素子の劣化や破壊に
影響を与えないと云う効果がある。

【図面の簡単な説明】

第１図は、本発明による論理パツケージの一実施例を示
すブロツク図である。 １……論理演算回路 31,32……排他的論理和回路 ７……擬障診断保持回路 ９……デコーダ回路 11……パツケージ 21,22,4〜6,8,10……信号線

Claims (1)

【特許請求の範囲】
1. 【請求項１】二値論理で動作し予め設定された論理機能
   を実行するための論理演算回路と、入力信号の任意の一
   部に対して前記論理演算回路の障害検出に有効な擬障検
   証を実行するための排他的論理和回路と、外部制御装置
   より前記排他的論理和回路へ入力される制御情報をデコ
   ードするためのデコーダ回路と、前記デコーダ回路の出
   力を前記排他的論理和回路へ入力する前に一時的に記憶
   するための擬障診断保持回路とを具備して構成したこと
   を特徴とする論理回路パツケージ。