JPS62134714A - インタ−フエ−ス回路 - Google Patents
インタ−フエ−ス回路Info
- Publication number
- JPS62134714A JPS62134714A JP60275310A JP27531085A JPS62134714A JP S62134714 A JPS62134714 A JP S62134714A JP 60275310 A JP60275310 A JP 60275310A JP 27531085 A JP27531085 A JP 27531085A JP S62134714 A JPS62134714 A JP S62134714A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- connector
- terminal
- output
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパーソナルコンピュータ等、外部に機器を接続
する回路のインターフェース回路に関ｆるものである。
する回路のインターフェース回路に関ｆるものである。
従来の技術
従来のインターフェース回路では、第３図に示すように
、入力端子１１〜１４と出力り１シ子１６〜１８からな
るバッファ回路１と、インターフェース回路のコネクタ
２、外部機器側のコネクタ３と、外部機器４とからなり
、外部に機器が接続されていないときでも信号がコネク
タ２から外部にむきだしになっていた。
、入力端子１１〜１４と出力り１シ子１６〜１８からな
るバッファ回路１と、インターフェース回路のコネクタ
２、外部機器側のコネクタ３と、外部機器４とからなり
、外部に機器が接続されていないときでも信号がコネク
タ２から外部にむきだしになっていた。
発明が解決しようとする問題点
このような従来の回路では金属物がコネクタに触れたり
したときに機器が破壊される可能性があり、また不要輻
射のレベルにも悪影響があった。
したときに機器が破壊される可能性があり、また不要輻
射のレベルにも悪影響があった。
本発明は上記した問題点を解決するため、外部・機器を
接続しない場合でも、機器が破壊されないインターフェ
ース回路を提供するものである。
接続しない場合でも、機器が破壊されないインターフェ
ース回路を提供するものである。
問題点を解決するための手段
本発明は出力制御端子を有するバッファ回路と、外部機
器と前記バッファ回路とを接続するためのコネクタとを
具備し、前記コネクタと外部機器を接続することにより
グランドに接続される信号線を前記バッファ回路の出力
制御端子に接続した（１゛り成となっている。
器と前記バッファ回路とを接続するためのコネクタとを
具備し、前記コネクタと外部機器を接続することにより
グランドに接続される信号線を前記バッファ回路の出力
制御端子に接続した（１゛り成となっている。
作用
本発明は上記した（１ｑ成により、外７ｒ、（ｒ機器を
接続しないときはバッファ回路の出力信り線はトライス
テート状態になりコネクタより外部に出てこない。
接続しないときはバッファ回路の出力信り線はトライス
テート状態になりコネクタより外部に出てこない。
実施例
第１図は本発明のインターフェース回路の一実施例を示
す回路図である。第１図において１はバッファ回路であ
って入力端子１１．１２，１３゜１４、出力端子１５，
１６，１７，１８、出力制御端子１９を有する。出力制
御端子１９は抵抗６でプルアップされる。出力制御端子
１９がＬ Ｉ＋レベルのとき出力端子には入力のレベル
が表われる。出力制御端子１９が“Ｈ”レベルのときは
出力はトライステート状態になる。２は本インターフェ
ース回路のコネクタで端子２１，２２，２３゜２４．２
６．２６を有する。端子２１，２２゜２３．２４は前記
バッファ装置の出力端子１６゜１６．１７．１８に接続
される。端子２ｅはＧＮＤに接続され、端子２６は出力
制御端子１９に接続される。３は外部機器側のコネクタ
で端子３１〜３６を有する。端子３５．３６は外部機器
側のＧＮＤに接続される。コネクタ２と３接続すると端
子２１−３１ 、２２−３２ 、２３−３３ 、２４−
３４．２５−３６．２６−３６間が接続される。
す回路図である。第１図において１はバッファ回路であ
って入力端子１１．１２，１３゜１４、出力端子１５，
１６，１７，１８、出力制御端子１９を有する。出力制
御端子１９は抵抗６でプルアップされる。出力制御端子
１９がＬ Ｉ＋レベルのとき出力端子には入力のレベル
が表われる。出力制御端子１９が“Ｈ”レベルのときは
出力はトライステート状態になる。２は本インターフェ
ース回路のコネクタで端子２１，２２，２３゜２４．２
６．２６を有する。端子２１，２２゜２３．２４は前記
バッファ装置の出力端子１６゜１６．１７．１８に接続
される。端子２ｅはＧＮＤに接続され、端子２６は出力
制御端子１９に接続される。３は外部機器側のコネクタ
で端子３１〜３６を有する。端子３５．３６は外部機器
側のＧＮＤに接続される。コネクタ２と３接続すると端
子２１−３１ 、２２−３２ 、２３−３３ 、２４−
３４．２５−３６．２６−３６間が接続される。
４は外部機器で入力端子４１．４２，４３，４４、（１
，ＮＤ端子４５を有する。
，ＮＤ端子４５を有する。
第２図は第１図における回路のタイミングチャートであ
る。第１図でコネクタ２と３を接続すると端子２５がｉ
ｌ ｌ、 ′ｆｆレベルになり、バッファ回路から信号
がコネクタ２．３を通して外部機器４に出力される。コ
ネクタ２，３を接続しないときは、端子２６は“Ｈ”レ
ベルになり、バッファ装置の出力端子１６，１６，１了
、１８はトライステート状態になる。
る。第１図でコネクタ２と３を接続すると端子２５がｉ
ｌ ｌ、 ′ｆｆレベルになり、バッファ回路から信号
がコネクタ２．３を通して外部機器４に出力される。コ
ネクタ２，３を接続しないときは、端子２６は“Ｈ”レ
ベルになり、バッファ装置の出力端子１６，１６，１了
、１８はトライステート状態になる。
発明の効果
以上述べてきたように、本発明によれば、きわめて簡易
な構成で、外部機器を接続しないときはコネクタの端子
がトライステート状態になり、金属物がコネクタに触れ
たりしたときに機器が破壊される可能性を軽減し、また
不要輻射のレベルも軽減できる。
な構成で、外部機器を接続しないときはコネクタの端子
がトライステート状態になり、金属物がコネクタに触れ
たりしたときに機器が破壊される可能性を軽減し、また
不要輻射のレベルも軽減できる。
第１図は本発明の一実施例におけるインターフェース回
路の回路図、第２図は第１図の回路図のタイミングチャ
ート、第３図は従来のインターフェース回路の回路図で
ある。 １・・・・・・バッファ回路、２．３・・・・・・コネ
クタ、４・・・・・外部機器、１９・・・・・・出力制
御端子。
路の回路図、第２図は第１図の回路図のタイミングチャ
ート、第３図は従来のインターフェース回路の回路図で
ある。 １・・・・・・バッファ回路、２．３・・・・・・コネ
クタ、４・・・・・外部機器、１９・・・・・・出力制
御端子。
Claims (1)
- 出力制御端子を有するバッファ回路と、外部機器と前記
バッファ回路とを接続するためのコネクタとを具備し、
前記コネクタと外部機器を接続することによりグランド
に接続される信号線を前記バッファ回路の出力制御端子
に接続したことを特徴とするインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275310A JPS62134714A (ja) | 1985-12-06 | 1985-12-06 | インタ−フエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275310A JPS62134714A (ja) | 1985-12-06 | 1985-12-06 | インタ−フエ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134714A true JPS62134714A (ja) | 1987-06-17 |
Family
ID=17553655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60275310A Pending JPS62134714A (ja) | 1985-12-06 | 1985-12-06 | インタ−フエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007210333A (ja) * | 2006-02-06 | 2007-08-23 | Buss Ag | 混練装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945697A (ja) * | 1982-09-03 | 1984-03-14 | Nippon Denso Co Ltd | メモリ−ユニツトの電気的着脱保護装置 |
| JPS5946865A (ja) * | 1982-09-10 | 1984-03-16 | Fuji Electric Co Ltd | コネクタケ−ブルの誤接続防止方式 |
| JPS60140797A (ja) * | 1983-12-27 | 1985-07-25 | 富士通株式会社 | パネルを架へ插入する時の信号出力処理方式 |
-
1985
- 1985-12-06 JP JP60275310A patent/JPS62134714A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945697A (ja) * | 1982-09-03 | 1984-03-14 | Nippon Denso Co Ltd | メモリ−ユニツトの電気的着脱保護装置 |
| JPS5946865A (ja) * | 1982-09-10 | 1984-03-16 | Fuji Electric Co Ltd | コネクタケ−ブルの誤接続防止方式 |
| JPS60140797A (ja) * | 1983-12-27 | 1985-07-25 | 富士通株式会社 | パネルを架へ插入する時の信号出力処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007210333A (ja) * | 2006-02-06 | 2007-08-23 | Buss Ag | 混練装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| JPS62134714A (ja) | インタ−フエ−ス回路 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| JPS60242724A (ja) | 集積論理回路 | |
| JPS633171Y2 (ja) | ||
| JPH0377406A (ja) | 発振制御回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPS58100437A (ja) | Ｌｓｉのチエツク方法 | |
| JPS60158294U (ja) | ガス漏れ検知システムの中継器 | |
| JPS6258750A (ja) | デ−タインタフエ−ス回路 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPH0237067Y2 (ja) | ||
| JPH0353603A (ja) | 入力バッファ回路 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPH0244914A (ja) | 半導体装置の入力回路 | |
| JPS5914426U (ja) | 入力回路 | |
| JPS58142692A (ja) | Ｓｅｃａｍ方式色信号の再生回路 | |
| JPS6476211A (en) | Digital logic integrated circuit | |
| JPH036122A (ja) | ３ステートバッファ | |
| JPS5478935A (en) | Bus control system | |
| JPH03147423A (ja) | ロジック制御線１本による３状態設定回路 | |
| JPS60125117A (ja) | 電気回路の保護方法 | |
| JPS61208559A (ja) | プリンタ−の入出力インタ−フエイス回路 | |
| JPS6354653A (ja) | 入出力回路 |