JPS60242724A - 集積論理回路 - Google Patents
集積論理回路Info
- Publication number
- JPS60242724A JPS60242724A JP59099109A JP9910984A JPS60242724A JP S60242724 A JPS60242724 A JP S60242724A JP 59099109 A JP59099109 A JP 59099109A JP 9910984 A JP9910984 A JP 9910984A JP S60242724 A JPS60242724 A JP S60242724A
- Authority
- JP
- Japan
- Prior art keywords
- state
- circuit
- input
- output
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は双方向ゲート回路などの入出力兼用回路からな
る集積論理回路に関する。
る集積論理回路に関する。
（従来技術）
従来、この挿入出力兼用回路としては、ス１１ ＋ステ
ート出力回路又は双方向ゲート回路があり、パスライン
構成の論理回路として用いられて来た。
ート出力回路又は双方向ゲート回路があり、パスライン
構成の論理回路として用いられて来た。
一方、論理回路の低電力化のだめに、ＣＭＯ８論理回路
が多く使用される様になってきたが、このＣＭＯ８回路
がパスラインに接続された場合、パスラインに接続され
た全てのスリーステート出力回路がハイインピーダンス
状態となったとき、パスラインの状態が不確定となり、
それに接続されたＣ ＩＶｌ ０８入力回路に貫ｉ！］
電流が流れて低電力性がそこなわれるという問題があっ
た。このためパスラインにプルアップ又はプルダウン抵
抗を接続して全てのスリーステート回路がハイインピー
ダンスになったときの信号レベルを論理”１”又は′０
”に対応するレベルに固定する方法がとられていた。し
かし、この方法では集積回路の外部にディスリート抵抗
部品を必装とし、実装、コスト面で不利となる欠点があ
った。
が多く使用される様になってきたが、このＣＭＯ８回路
がパスラインに接続された場合、パスラインに接続され
た全てのスリーステート出力回路がハイインピーダンス
状態となったとき、パスラインの状態が不確定となり、
それに接続されたＣ ＩＶｌ ０８入力回路に貫ｉ！］
電流が流れて低電力性がそこなわれるという問題があっ
た。このためパスラインにプルアップ又はプルダウン抵
抗を接続して全てのスリーステート回路がハイインピー
ダンスになったときの信号レベルを論理”１”又は′０
”に対応するレベルに固定する方法がとられていた。し
かし、この方法では集積回路の外部にディスリート抵抗
部品を必装とし、実装、コスト面で不利となる欠点があ
った。
（発明の目的）
本発明の目的は、このような問題を解決し、パスライン
をプルアップ又はプルダウンする套装のないスリーステ
ート出力回路又は双方向ゲート回路からなる集積論理回
路を提供することにある。
をプルアップ又はプルダウンする套装のないスリーステ
ート出力回路又は双方向ゲート回路からなる集積論理回
路を提供することにある。
（発明の構成）
本発明の集積論理回路は、入力信号を第１の制御信号に
従って出力する第１のスリーステート出力回路と、この
第１のスリーステート出力回路の出力と出力端が接続さ
れ前記第１の制ｒＩＩＩＩ信号の極性を反転した第２の
制御信号により制御される第２のスリーステート出力回
路と−これら第１および第２のスリーステート出力回路
の各出力が入力端に接続され前記第２のスリーステート
出力回路の入力が出力端に接続されてこの第２のステー
ステート出力回路が活性化されたとき入力端の状態をホ
ールドする入力回路とを含み構成される。
従って出力する第１のスリーステート出力回路と、この
第１のスリーステート出力回路の出力と出力端が接続さ
れ前記第１の制ｒＩＩＩＩ信号の極性を反転した第２の
制御信号により制御される第２のスリーステート出力回
路と−これら第１および第２のスリーステート出力回路
の各出力が入力端に接続され前記第２のスリーステート
出力回路の入力が出力端に接続されてこの第２のステー
ステート出力回路が活性化されたとき入力端の状態をホ
ールドする入力回路とを含み構成される。
（実施例）
次に本発明を図面により詳細に説明する。
第１図は本発明の実施例の回路図である。本実施例は、
第１のスリーステート出力回路１と、第２のスリーステ
ート回路２と、入力回路３とから構成される。第１のス
リーステート出力回路１は、スリーステート制御乍号１
ｏによって制御され、第２のスリーステート出力回路２
はスリーステート制御信号１０をインバータ４で反転し
た信号によって制（財）される。第２のスリーステート
出力回路２のデータ入力は、入力回線３の出力１１と接
続され、第１．第２のスリーステート回路１．２の出力
は信号＃ｉ！１２でそれぞれ接続され、入力回路３の入
力とも接続される。この信号線には集積論理回路の入出
力兼用端子５とも接続されて、パスラインに接続するこ
とが出来るようになっている。
第１のスリーステート出力回路１と、第２のスリーステ
ート回路２と、入力回路３とから構成される。第１のス
リーステート出力回路１は、スリーステート制御乍号１
ｏによって制御され、第２のスリーステート出力回路２
はスリーステート制御信号１０をインバータ４で反転し
た信号によって制（財）される。第２のスリーステート
出力回路２のデータ入力は、入力回線３の出力１１と接
続され、第１．第２のスリーステート回路１．２の出力
は信号＃ｉ！１２でそれぞれ接続され、入力回路３の入
力とも接続される。この信号線には集積論理回路の入出
力兼用端子５とも接続されて、パスラインに接続するこ
とが出来るようになっている。
本回路において、制御信号１０が論理″１ｎのとき、第
′ｌのスリーステート出力回路ｌはそのデータ入力俳号
１３を出力し、一方第２のスリーステート出力回路２の
出力はハイインピーダンス状態となる。この制御信号１
ｏが論理″０″のとき第１のスリーステート出力回路１
の出力はハイインピーダンス状態となり、一方集積回路
の双方向端子５の直前の状態が入力回路３、第２のスリ
ーステート出力回路２を介してホールドされる。したが
って、入力回路３０入力状態は常に論理”ｌ”又は′Ｏ
”の状態にあり、不確定な状態にはならない。
′ｌのスリーステート出力回路ｌはそのデータ入力俳号
１３を出力し、一方第２のスリーステート出力回路２の
出力はハイインピーダンス状態となる。この制御信号１
ｏが論理″０″のとき第１のスリーステート出力回路１
の出力はハイインピーダンス状態となり、一方集積回路
の双方向端子５の直前の状態が入力回路３、第２のスリ
ーステート出力回路２を介してホールドされる。したが
って、入力回路３０入力状態は常に論理”ｌ”又は′Ｏ
”の状態にあり、不確定な状態にはならない。
なお、本実施例は第１のスリーステート回路１゜第２の
スリーステート回路２及び入力回路３をバッファ回路に
よって説明したが、インバータ回路であってもよい。ま
た、信号１２は集積回路の双方向端子に接続されるとし
て説明したが、果梗回路の内部パスラインに接続された
構成でも全く同様である。
スリーステート回路２及び入力回路３をバッファ回路に
よって説明したが、インバータ回路であってもよい。ま
た、信号１２は集積回路の双方向端子に接続されるとし
て説明したが、果梗回路の内部パスラインに接続された
構成でも全く同様である。
（発明の効果）
本発明は、以上説明したように、双方向端子の状態をホ
ールドする仁とにより、パスラインに接続された出力が
全てハイ・インピーダンスになるとき、その直前のパス
ラインの状態を維持することによってパスラインが不確
定なレベルになることを防止し、外部に接続される抵抗
を必萼としなくなるという効果がある。
ールドする仁とにより、パスラインに接続された出力が
全てハイ・インピーダンスになるとき、その直前のパス
ラインの状態を維持することによってパスラインが不確
定なレベルになることを防止し、外部に接続される抵抗
を必萼としなくなるという効果がある。
第１図は本発明の一実施例の回路図である。図において
。 １・・・・・・＠１のステ−ステート出力回路、２・・
・・・・第２のスリーステート出力回路％ ３・・・・
・・入力回路、４・・・・・・インバータ回路、５・・
・・・・双方向端子、１０・・・・・・スリーステート
制御信号、１１．１２・・・・・・信号線、１３・・・
・・・データ入力信号１である。 代理人 弁理士 内 原 晋
。 １・・・・・・＠１のステ−ステート出力回路、２・・
・・・・第２のスリーステート出力回路％ ３・・・・
・・入力回路、４・・・・・・インバータ回路、５・・
・・・・双方向端子、１０・・・・・・スリーステート
制御信号、１１．１２・・・・・・信号線、１３・・・
・・・データ入力信号１である。 代理人 弁理士 内 原 晋
Claims (1)
- 入力信号を第１０制伺信号に従って出力する第１のスリ
ーステート出力回路と、この第１のスリーステート出力
回路の出力と出力端が接続され前記第１の制御信号の極
性を反転した第２の制御信号により制御される第２のス
リーステート出力回路と、これら第１および第２のスリ
ーステート出力回路の各出力が入力端に接続され前記第
２のスリーステート出力回路の入力が出力端に接続され
てこの第２のステーステート出力回路が活性化されたと
き入力端の状態をホールドする入力回路とを含む集積論
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099109A JPS60242724A (ja) | 1984-05-17 | 1984-05-17 | 集積論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099109A JPS60242724A (ja) | 1984-05-17 | 1984-05-17 | 集積論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60242724A true JPS60242724A (ja) | 1985-12-02 |
Family
ID=14238655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099109A Pending JPS60242724A (ja) | 1984-05-17 | 1984-05-17 | 集積論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60242724A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218115A (ja) * | 1985-07-17 | 1987-01-27 | Oki Electric Ind Co Ltd | Ｃｍｏｓ入出力回路 |
| US5305443A (en) * | 1991-03-13 | 1994-04-19 | At&T Bell Laboratories | Microprocessor with low power bus |
| EP0982665A2 (en) * | 1998-08-21 | 2000-03-01 | Matsushita Electronics Corporation | A bus system and a master device that stabilizes bus electric potential during non-access periods |
-
1984
- 1984-05-17 JP JP59099109A patent/JPS60242724A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218115A (ja) * | 1985-07-17 | 1987-01-27 | Oki Electric Ind Co Ltd | Ｃｍｏｓ入出力回路 |
| US5305443A (en) * | 1991-03-13 | 1994-04-19 | At&T Bell Laboratories | Microprocessor with low power bus |
| EP0982665A2 (en) * | 1998-08-21 | 2000-03-01 | Matsushita Electronics Corporation | A bus system and a master device that stabilizes bus electric potential during non-access periods |
| EP0982665A3 (en) * | 1998-08-21 | 2004-02-04 | Matsushita Electronics Corporation | A bus system and a master device that stabilizes bus electric potential during non-access periods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697107A (en) | Four-state I/O control circuit | |
| US4728822A (en) | Data processing system with improved output function | |
| US20070240094A1 (en) | Partially gated mux-latch keeper | |
| JPS58114154A (ja) | Ｌｓｉデ−タ・プロセツサ信号転送機構 | |
| JPS60242724A (ja) | 集積論理回路 | |
| JPS57129536A (en) | Variable logic device | |
| US5880606A (en) | Programmable driver circuit for multi-source buses | |
| JPS6120421A (ja) | 半導体集積回路 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPH05265949A (ja) | 集積回路装置 | |
| KR900008721Y1 (ko) | 퍼스널 컴퓨터용 데이타 버스 제어회로 | |
| JPS5869121A (ja) | 半導体集積回路 | |
| JPS63156422A (ja) | 双方向入出力回路 | |
| JPS61276419A (ja) | 半導体集積回路 | |
| JPS58107936A (ja) | 複合バス回路 | |
| JPS61131618A (ja) | 伝送回路 | |
| JPS6281118A (ja) | 入出力回路 | |
| JPH06230866A (ja) | インターフェース回路 | |
| JPS64723B2 (ja) | ||
| JPH04107719A (ja) | バス回路 | |
| JPH0225109A (ja) | Ｌｓｉ | |
| JPS6022262A (ja) | パス制御方法 | |
| JPS62187954A (ja) | バス制御回路 |