JPS6041845A - 回線接続方式 - Google Patents
回線接続方式Info
- Publication number
- JPS6041845A JPS6041845A JP58149842A JP14984283A JPS6041845A JP S6041845 A JPS6041845 A JP S6041845A JP 58149842 A JP58149842 A JP 58149842A JP 14984283 A JP14984283 A JP 14984283A JP S6041845 A JPS6041845 A JP S6041845A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- control section
- line
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は通信制御装置に係り２特に回線接続回路の故障
発生時に他の回線処理へ影響を与えることなく迅速に自
動的に回路の切換えを可能とする回線接続方式に関する
。
発生時に他の回線処理へ影響を与えることなく迅速に自
動的に回路の切換えを可能とする回線接続方式に関する
。
（ロ）従来技術と問題点
従来の回線接続方式について第１図に基き説明する。従
来は共通制御回路（以下ＣＯＭと略）と回線接続回路（
以下ＬＡと略）は第１図の様に構成されＣＯＭは各ＬＡ
を定期的に走査し時分割に処理を行っており、ここでＣ
ＯＭと各ＬＡの対応は一義的に定まっていた。即ち例え
ば論理アドレス０番のＬＡは物理的な実装位置等により
常に第１図における最上段のＬ’Ａと対応づけされてい
た。
来は共通制御回路（以下ＣＯＭと略）と回線接続回路（
以下ＬＡと略）は第１図の様に構成されＣＯＭは各ＬＡ
を定期的に走査し時分割に処理を行っており、ここでＣ
ＯＭと各ＬＡの対応は一義的に定まっていた。即ち例え
ば論理アドレス０番のＬＡは物理的な実装位置等により
常に第１図における最上段のＬ’Ａと対応づけされてい
た。
又各ＬＡは制御部（以下ＣＯＮ Ｔと略）とレベル変換
部（以下ＬＣＶと略）からなるか同−論理アドレスをも
つＣ０ＮＴとＬＣＶは常に１対１に対応づけられコネク
タＣを介して回線と接続される。
部（以下ＬＣＶと略）からなるか同−論理アドレスをも
つＣ０ＮＴとＬＣＶは常に１対１に対応づけられコネク
タＣを介して回線と接続される。
本方式においてはいずれかのＬＡで故障が発生した場合
その回線の復旧の為には該ＬＡの交換等を必要としその
ためには本装置全体のＰＯＷ−ＯＦＦを行わざるを得な
い等地の回線処理への影響が大きくオンラインシステム
全体へ影響を与える欠点があった。あるいは回線切換装
置のような高価な装置を別に必要とした。
その回線の復旧の為には該ＬＡの交換等を必要としその
ためには本装置全体のＰＯＷ−ＯＦＦを行わざるを得な
い等地の回線処理への影響が大きくオンラインシステム
全体へ影響を与える欠点があった。あるいは回線切換装
置のような高価な装置を別に必要とした。
（ハ）発明の目的
本発明の目的はＣＯＭとＬＡの対応づけを任意としかつ
ＬＡ部のＣＯＮＴとＬＣＶを分離することにより、上記
で述べた様なＬＡの故障の際、迅速に他の回線処理への
影響なく復旧を可能上する信頼度の高い回線接続方式を
提供するにある。
ＬＡ部のＣＯＮＴとＬＣＶを分離することにより、上記
で述べた様なＬＡの故障の際、迅速に他の回線処理への
影響なく復旧を可能上する信頼度の高い回線接続方式を
提供するにある。
に）発明の構成
上記目的を達成するために本発明は複数の回線接続回路
と、これらを時分割に走査し回線制御を実行する共通制
御回路をそなえた通信制御装置において、上記回線接続
回路を現用制御部とレベル変換部に論理的ｌこ分離する
とともに、さらに予備制御部をもうけ、上記現用および
予備制御部は上記共通制御回路から任意にアドレス付与
可能な手段をそなえて構成し、上記レベル変換部は上記
現用制御部への接続ルートと上記予備制御部への接続ル
ートを有し上記共通制御回路からの指示によりいずれの
接続ルートによっても接続可能な手段をそなえて構成し
たことを４￥徴とする。
と、これらを時分割に走査し回線制御を実行する共通制
御回路をそなえた通信制御装置において、上記回線接続
回路を現用制御部とレベル変換部に論理的ｌこ分離する
とともに、さらに予備制御部をもうけ、上記現用および
予備制御部は上記共通制御回路から任意にアドレス付与
可能な手段をそなえて構成し、上記レベル変換部は上記
現用制御部への接続ルートと上記予備制御部への接続ル
ートを有し上記共通制御回路からの指示によりいずれの
接続ルートによっても接続可能な手段をそなえて構成し
たことを４￥徴とする。
（ホ）発明の実施例
本発明の実施例を第２図、第３図、第４図により説明す
る。第２図は実施例の構成を示し、第１図と異なる点は
ＬＡをＣ０ＮＴとＬＣＶにｉ理的に分離し、かつ予備の
Ｃ０ＮＴ（ＣＯＮＴ−８と略〕を備え、各ＬＣＶはその
論理アドレスに該当するＣ０ＮＴとＣ０ＮＴ−８いづれ
にも接続されている点にある。本実施例において各Ｃ０
ＮＴは第３図に示す如く構成される。即ち各Ｃ０ＮＴ
はその論理アドレスを示すレジスタＡとレジスタＡの有
効性を示すピッｌ−Ｅを有し、これらの内容は例えば図
示シナいサービスプロセッサ（ＳＶＰ と略〕からＣＯ
Ｍを経由して５ｃａｎ−Ｉｎが可能である。通常これら
はＰＯＷ−ＯＮ後のイニ／ヤライズ時に初期設定され、
各部は例えば第２図に示すような論理アドレスを付与さ
れる。この時Ｃ０ＮＴ＋Ｏ〜＋ｎまテノヒットＥはＯＮ
とされており、Ｃ０ＮＴ−８のビットＥはＯＦＦである
。上記状態でＣＯＭは時分割に論理アドレスを送出しつ
つＬＡを走査するがビットＥがＯＮのＣ０ＮＴはレジス
タＡの内容とＣＯＭから送出される論理アドレスを比較
し一致した場合のみＣＯＭとの間でデータの授受を行う
。
る。第２図は実施例の構成を示し、第１図と異なる点は
ＬＡをＣ０ＮＴとＬＣＶにｉ理的に分離し、かつ予備の
Ｃ０ＮＴ（ＣＯＮＴ−８と略〕を備え、各ＬＣＶはその
論理アドレスに該当するＣ０ＮＴとＣ０ＮＴ−８いづれ
にも接続されている点にある。本実施例において各Ｃ０
ＮＴは第３図に示す如く構成される。即ち各Ｃ０ＮＴ
はその論理アドレスを示すレジスタＡとレジスタＡの有
効性を示すピッｌ−Ｅを有し、これらの内容は例えば図
示シナいサービスプロセッサ（ＳＶＰ と略〕からＣＯ
Ｍを経由して５ｃａｎ−Ｉｎが可能である。通常これら
はＰＯＷ−ＯＮ後のイニ／ヤライズ時に初期設定され、
各部は例えば第２図に示すような論理アドレスを付与さ
れる。この時Ｃ０ＮＴ＋Ｏ〜＋ｎまテノヒットＥはＯＮ
とされており、Ｃ０ＮＴ−８のビットＥはＯＦＦである
。上記状態でＣＯＭは時分割に論理アドレスを送出しつ
つＬＡを走査するがビットＥがＯＮのＣ０ＮＴはレジス
タＡの内容とＣＯＭから送出される論理アドレスを比較
し一致した場合のみＣＯＭとの間でデータの授受を行う
。
Ｃ０ＮＴ−８はピッ）ＥがＯＦＦの為比較回路は動作し
ない。ここで特定のＣ０ＮＴ＃ｍ （０＜ｍ＜ｎ）にお
いて故障が発生し＃ｍ回綜のデータ送受信が正常に行な
えなくなった場合、ｓｖｐからＣＯＭを経由しての５ｃ
ａｎ−１ｎにより故障したＣ０ＮＴのビットＥをＯＦＦ
とし、Ｃ０ＮＴ−８のレジスタＡに論理アドレス＋１
１を設定しビットＥをＯＮとすることにより論理アドレ
スｍのＣ０ＮＴ は自動的に切換えが行われる。
ない。ここで特定のＣ０ＮＴ＃ｍ （０＜ｍ＜ｎ）にお
いて故障が発生し＃ｍ回綜のデータ送受信が正常に行な
えなくなった場合、ｓｖｐからＣＯＭを経由しての５ｃ
ａｎ−１ｎにより故障したＣ０ＮＴのビットＥをＯＦＦ
とし、Ｃ０ＮＴ−８のレジスタＡに論理アドレス＋１
１を設定しビットＥをＯＮとすることにより論理アドレ
スｍのＣ０ＮＴ は自動的に切換えが行われる。
しかし一般に回線は電気的に多種類のインタフェースを
もっておりかつ物理的にコ汗りク等を介して回線と接続
されているため第１図の構成では十分ではない。即ち上
記で述べた切換えを行っても第１図の様にＣ０ＮＴ 七
ＬＣＤの対応づけが一義的になされている場合故障した
ＬＡと予備のＬＡのＬＣＶの扱う電気レベルが異なる可
能性が強い。
もっておりかつ物理的にコ汗りク等を介して回線と接続
されているため第１図の構成では十分ではない。即ち上
記で述べた切換えを行っても第１図の様にＣ０ＮＴ 七
ＬＣＤの対応づけが一義的になされている場合故障した
ＬＡと予備のＬＡのＬＣＶの扱う電気レベルが異なる可
能性が強い。
又同−の場合でも予備のＬＡへのコネクタの接続替えを
必要とする。そこで本発明では第２図に示す如＜Ｃ０Ｎ
ＴとＬＣＶを論理的に分離し各ＬＣＶは通常接続されＣ
いるＣ０ＮＴとＣ０１”Ｊ Ｔ −Ｓいずれにも接続可
能とする。各ＬＣＶＯ）構成を第４図に示す。第４図に
おいてＭＰＸはＣ（ＪＮＴ＃ｍとＣ０ＮＴ−８のいずれ
かのインタフェースを選択ずζ）マルチグレクサを示し
、ビットｓは例えばＳ ′ＶＰ等がらＣＯＭを経由して
の５ｃａｎ−Ｉｎ可能なビットであり、上記いずれのイ
ンタフェースと接続するかを示ずビットである。この手
段によりＣ０ＮＴ−Ｓへの切替えを行うと同時にヒラ）
Ｓにより該ＬＣＶをＣ０ＮＴ−８と接続する。なお、Ｄ
Ｖ／ｌえ７回路は ゛ドライバ／レノ−３回路である。
必要とする。そこで本発明では第２図に示す如＜Ｃ０Ｎ
ＴとＬＣＶを論理的に分離し各ＬＣＶは通常接続されＣ
いるＣ０ＮＴとＣ０１”Ｊ Ｔ −Ｓいずれにも接続可
能とする。各ＬＣＶＯ）構成を第４図に示す。第４図に
おいてＭＰＸはＣ（ＪＮＴ＃ｍとＣ０ＮＴ−８のいずれ
かのインタフェースを選択ずζ）マルチグレクサを示し
、ビットｓは例えばＳ ′ＶＰ等がらＣＯＭを経由して
の５ｃａｎ−Ｉｎ可能なビットであり、上記いずれのイ
ンタフェースと接続するかを示ずビットである。この手
段によりＣ０ＮＴ−Ｓへの切替えを行うと同時にヒラ）
Ｓにより該ＬＣＶをＣ０ＮＴ−８と接続する。なお、Ｄ
Ｖ／ｌえ７回路は ゛ドライバ／レノ−３回路である。
以上によりＬＡの特にＣ０ＮＴの故障時Ｓ ’１４ Ｐ
からＣＯＭを経由しての５ｃａｎ−■ｎ機能等を利用し
自動的に該り、Ａを切離し予備のＬＡへの切換えが可能
となる。
からＣＯＭを経由しての５ｃａｎ−■ｎ機能等を利用し
自動的に該り、Ａを切離し予備のＬＡへの切換えが可能
となる。
（へ）発明の効果
本発明によれば特に外部に回線切換装置の様な特別の装
置を必要とせずに、特定の回線接続回路の故障時、他の
回線処理へ影響を与えることなく自動的に予備回路への
切換が可能となる。
置を必要とせずに、特定の回線接続回路の故障時、他の
回線処理へ影響を与えることなく自動的に予備回路への
切換が可能となる。
第１図は従来の回線接続方式を示す図、第２図は本発明
の実施例の回線接続方式を示す図、第３図は実施例にお
ける制御部（ＣＯＮＴ）の構成を示す図、第４図は実施
例におけるレベル変換部（ＬＣＶ）の構成を示す図であ
る。 第２図において、ＣＯＭは共通制御回路、 ＬＡは回線
接続回路、ＣＯＮ’ｒ＃Ｏ〜＃ｎは現用制御部。 Ｃ０ＮＴ−８は予備制御部、ＬＣＶ４０−４ｎ はレベ
ル変換部である。 代理人 弁理士 松岡宏四部 Ａ 漆２０ □
の実施例の回線接続方式を示す図、第３図は実施例にお
ける制御部（ＣＯＮＴ）の構成を示す図、第４図は実施
例におけるレベル変換部（ＬＣＶ）の構成を示す図であ
る。 第２図において、ＣＯＭは共通制御回路、 ＬＡは回線
接続回路、ＣＯＮ’ｒ＃Ｏ〜＃ｎは現用制御部。 Ｃ０ＮＴ−８は予備制御部、ＬＣＶ４０−４ｎ はレベ
ル変換部である。 代理人 弁理士 松岡宏四部 Ａ 漆２０ □
Claims (1)
- 複数の回線接続回路と、これらを時分割に走査し回線制
御を実行する共通制御回路をそなえた通信制御装置にお
いて、上記回線接続回路を現用制御部とレベル変換部に
論理的に分離するとともにさらに予備制御部をもうけ、
上記現用および予備制御部は上記共通制御回路から任意
にアドレス付与可能な手段をそなえて構成し、上記レベ
ル変換部は上記現用制御部への接続ルートと上記予備制
御部への接続ルートを有し上記共通制御回路からの指示
によりいずれの接続ルートによっても接続可能な手段を
そなえて構成したことを特徴とする回線接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149842A JPS6041845A (ja) | 1983-08-17 | 1983-08-17 | 回線接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149842A JPS6041845A (ja) | 1983-08-17 | 1983-08-17 | 回線接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041845A true JPS6041845A (ja) | 1985-03-05 |
Family
ID=15483844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149842A Pending JPS6041845A (ja) | 1983-08-17 | 1983-08-17 | 回線接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041845A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157549A (ja) * | 1986-12-22 | 1988-06-30 | Hitachi Ltd | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 |
| JPS6455934A (en) * | 1987-08-27 | 1989-03-02 | Nippon Telegraph & Telephone | Interface switching system and circuit |
| JPS6447574U (ja) * | 1987-09-16 | 1989-03-23 |
-
1983
- 1983-08-17 JP JP58149842A patent/JPS6041845A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157549A (ja) * | 1986-12-22 | 1988-06-30 | Hitachi Ltd | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 |
| JPS6455934A (en) * | 1987-08-27 | 1989-03-02 | Nippon Telegraph & Telephone | Interface switching system and circuit |
| JPS6447574U (ja) * | 1987-09-16 | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU633865B2 (en) | Distributed switching architecture for communication module redundancy | |
| JPS6041845A (ja) | 回線接続方式 | |
| JP2003242048A (ja) | バスシステム | |
| JPH10308796A (ja) | 装置間ケーブルの誤接続検出回路 | |
| KR100191678B1 (ko) | 통신망 이중화를 위한 통신망 검사방법 | |
| JPH04305748A (ja) | 高信頼性バス | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JP2503905B2 (ja) | バス終端回路 | |
| KR200183008Y1 (ko) | 근거리 정보 통신망 시스템의 통신망 자동복구장치 | |
| JP2898024B2 (ja) | 入出力ターミナル | |
| JPS62252244A (ja) | 回線切替え装置の回路分割方式 | |
| JPH0194743A (ja) | 切替制御方式 | |
| JPS61208137A (ja) | 自動障害復旧バス制御方式 | |
| JPS5935242A (ja) | 切替制御方式 | |
| JPH09186632A (ja) | 伝送装置及び方法 | |
| JPS6248146A (ja) | デ−タ処理装置 | |
| JPH0279519A (ja) | 伝送回線システムにおける回線切替回路 | |
| JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPH0656981B2 (ja) | 疑似信号入力機能付点検装置 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPH05241875A (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPS6353668A (ja) | 共通バス接続方式 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPH01223859A (ja) | データ通信処理装置二重化システム |