JPS6353668A - 共通バス接続方式 - Google Patents

共通バス接続方式

Info

Publication number
JPS6353668A
JPS6353668A JP19561086A JP19561086A JPS6353668A JP S6353668 A JPS6353668 A JP S6353668A JP 19561086 A JP19561086 A JP 19561086A JP 19561086 A JP19561086 A JP 19561086A JP S6353668 A JPS6353668 A JP S6353668A
Authority
JP
Japan
Prior art keywords
bus
receiver
common processor
driver
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19561086A
Other languages
English (en)
Inventor
Masao Kataoka
片岡 誠夫
Toshiaki Koyama
俊明 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19561086A priority Critical patent/JPS6353668A/ja
Publication of JPS6353668A publication Critical patent/JPS6353668A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共通プロセッサバス方式に係り、特に、該バ
スに接続されている装置に障害が発生した場合にも、該
バスを生かしたまま障害装置の切離し等の活栓挿抜を可
能する共通バス接続方式に関する。
〔従来の技術〕
共通プロセッサバスに接続されている装置が障害となっ
た場合に対処するための従来技術として、例えば、特開
昭60−54061号公報、特開昭60−186952
号公報等に記載されている技術が知られている。これら
の従来技術は、バスに接続されているI10装置、■1
0制御装置等の装置の電源を切断した場合、あるいは電
源が障害を起した場合等に、共通プロセッサバスに悪影
響を与えることなく対処できるという効果を有している
〔発明が解決しようとする問題点〕
しかし、前記従来技術は、共通プロセッサバスに接続さ
れているI10制御装置等の装置の制御回路に障害が発
生した場合に、共通プロセッサバスに悪影響を与えてし
まうという問題点があった。
本発明の目的は、共通プロセッサバスに接続されている
装置の制御回路に障害が発生した場合に本、共通プロセ
ッサバスへの悪影響を最小限にでき、該バスを生かした
まま障害装置を切り離すことを可能とする共通バス接続
方式を提供することにある。
〔問題点を解決するための手段〕
本発明によれば、前記目的は、中央制御装置内に2系統
のバスドライバ/レシーバを設け、共通プロセッサバス
に接続される装置内に入力バスドライバ/レシーバおよ
び出力バスドライバ/レシーバを設け、共通プロセッサ
バスなこれらのバスドライバ/レシーバを介してループ
状に構成し、共通プロセッサバスに接続される装置内の
バスドライバ/レシーバを中央制御装置より、オン、オ
フ状態に制御可能とすることにより達成される。
〔作 用〕 中央制御装置は、共通プロセッサバスに接続される装置
に設けられる入力バスドライバ/レシーバ、出力バスド
ライバ/レシーバをオン状態、オフ状態に制御すること
ができるので、障害を起した装置を共通プロセッサバス
から切離すことができ、障害を起した装置が共通プロセ
ッサバスに悪影響を与えることを防止できる。また、共
通プロセッサバスがループ状に構成されているので、切
離された装置以外の装置と共通プロセッサとの間は、共
通プロセッサバスな生かしたまま接続しておくことがで
きる。
〔実施例〕
以下本発明による共通バス接続方式の一実施例を図面に
ついて説明する。
第1図は本発明の一実施例を示す構成図であり、図にお
いて、Zoo−a〜100−dは共通プロセッサバス、
200は中央制御装置、201 、202ババスドライ
バ/レシーバ、203はプロセッサ、300− a 〜
300− cはI10制御装置、301−a〜301−
cは入力ハスドライバ/レシーバ、302−a〜302
−cは出力バスドライバ/レシーバ、400はバス制御
回路である。
第1図において、中央制御装置200は、2組のバスド
ライバ/レシーバ201,202とプロセッサ203に
より構成されている。I10制御装[it300−a 
〜300−eは、それぞれ中央制御装置あるいは上位に
接続されているI10制御装置から共通プロセッサバス
を介する信号を受信する入力バスドライバ/レシーバ3
01a〜301. cと、下位に接続されているI10
制御装置へ共通プロセッサバスな介して信号を送出する
出力バスドライバ/レシーバ302−a〜302−cを
有して構成される。バス制御回路400は、中央制御装
置200からの指示により、各I10制御装置it 3
00− a 〜300− c内の入力バスドライノ(/
レシーバ301−a〜301−cおよび出力バスドライ
バ/レシーバ302−a〜302−cのオン状態、オフ
状態をイネーブル信号401〜406により個別に制御
することができる。中央制御装置1200と各1,10
制御装置300−a〜300−cとを接続する共通プロ
セッサバスは、中央制御装置200内の2組のバスドラ
イバ/レシーバ201および202と、各I10制御装
置内の入力バスドライバ/レシーバおよび出力バスドラ
イバ/レシーバとカ共通プロセッサバス100−a〜1
00−dにより順次接続されてループ状に構成される。
このような構成において、通常の動作時、すなわち、各
I10制御装N 300− a 〜300− cが正常
な状態にあるとき、バス制御回路400は、I10制御
回路300−c内の出力バスドライバ/レシーバ302
−cのみをオフ状態に制御し、他の入力ハスドライバ/
レシーバ301−a〜301−cおよび出力バスドライ
バ/レシーバ302−a+302−bをオン状態とする
。また、中央制御装[200は、バスドライバ/レシー
バ202をオフ状態とし、各I10制御装@ 300−
a 〜300−cとの間の信号の送受信をバスドライバ
/レシーバ201により行う。つまり、この場合、中央
制御装置200と各I10制御装fiIt300  a
〜3oo−(!との間は、共通プロセツザバス100−
a〜100−cを介して接続されることになる。
次に、I10制御装置300−bが障害を起した場合に
ついて説明する。
中央制御装置200は、I10制御装置300−bに障
害が発生したことを検出すると、ノくス制御回路400
を制御し、I10制御装置300−a内の出力バスドラ
イバ/レシーバ302−aと、I10制御装置300−
a内の入力バストライツク/レシーバ301−cをオフ
状態に制御し、I10制御装置300−a内の出力バス
ドライノぐ/レシーノく302−cをオン状態に制御す
るとともに、中央制御装置200内のバスドライバ/レ
ジ−ツク202をオン状態とする。これにより、障害を
起したI10制御装[300−bは、完全に共通プロセ
ッサバスより切り離されたことになり、共通プロセッサ
バスには全く悪影響を与えることがない。
この場合、障害を起していないI10制御装置300−
B、300  cは、夫々共通プロセッサノ(ス100
−a、100−aを介して中央制御装置200内のバス
ドライバ/レシーバく201,202と接続され、動作
を継続することができる。
前述した本発明の実施例は、障害装置の切離しを、隣接
する正常な装置のバスドライバ/レシーバをオフ状態に
制御することにより行うので、障害装置において、該設
置の入力バスドライバ/レシーバ、出力バスドライバ/
レシーバ等、トのような障害を起した場合でも、該障害
装置を共通プロセッサバスから完全に切離すことができ
る。
前述の本発明の一実施例の説明において、共通プロセッ
サバスに接続される装置として、I10制御装置を例に
上げているが、この装置は特にI10制御装置である必
要はなく、共通プロセッサバスに接続し得る装置であれ
ば、どのような装置であってもよい。また、共通プロセ
ッサバスに接続される装置の数は、実施例では3台とし
たが、さらに多く接続されてもよい。さらに、バス制御
回路は、特に必要ではなく、中央制御装置が直接各装置
内の入力バスドライバ/レシーバおよび出力ハスドライ
バ/レシーバのオン状態、オフ状態を制御してもよい。
〔発明の効果〕
以上説明したよ5K、本発明によれば、共通プロセッサ
バスに接続された装置が障害を発生した場合に本、他の
装置を共通プロセッサノくスに正常に接続して動作可能
としたままで、障害装置を完全にプロセッサバスより切
離すことが出来、共通プロセッサバスに影響を与えるこ
となく、障害装置の交換、修理等を行うことができる。
従って、装置全体の信頼性、保守性を大幅に向上させる
ことができる。
【図面の簡単な説明】
第1図は本発明による共通バス接続方式の一実施例の構
成図である。 100−a〜100−d・・・・・・共通プロセッサノ
(ス、200・・・・・・中央制御装置、201,20
2・・・・・・バスドライバ/レシーバ、203・・・
・・・プロセッサ、300− a 〜300− c −
−I / O制御装置、301−a〜301−c・・・
・・・入力バスドライノく/レシーバ、302−a〜3
02−c・・・・・・出力ノクスドライハ/レシーバ、
400・・・・・・)(ス制御回路。

Claims (1)

    【特許請求の範囲】
  1. 1、中央制御装置と複数の装置とが共通プセッサバスに
    より接続されて構成される共通バス接続方式において、
    中央制御装置内に設けた2組のバスドライバ/レシーバ
    と、共通プロセッサバスに接続された複数の装置の夫々
    に設けた入力バスドライバ/レシーバおよび出力バスド
    ライバ/レシーバとを備え、前記入力バスドライバ/レ
    シーバおよび出力バスドライバ/レシーバは、中央制御
    装置からの制御により、個々にオン状態、オフ状態に制
    御可能であり、前記2組のバスドライバ/レシーバと、
    前記入力バスドライバ/レシーバおよび出力バスドライ
    バ/レシーバとは、順次直列に共通プロセッサバスに接
    続され、共通プロセッサバス全体がループ状に構成され
    ることを特徴とする共通バス接続方式。
JP19561086A 1986-08-22 1986-08-22 共通バス接続方式 Pending JPS6353668A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19561086A JPS6353668A (ja) 1986-08-22 1986-08-22 共通バス接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19561086A JPS6353668A (ja) 1986-08-22 1986-08-22 共通バス接続方式

Publications (1)

Publication Number Publication Date
JPS6353668A true JPS6353668A (ja) 1988-03-07

Family

ID=16344024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19561086A Pending JPS6353668A (ja) 1986-08-22 1986-08-22 共通バス接続方式

Country Status (1)

Country Link
JP (1) JPS6353668A (ja)

Similar Documents

Publication Publication Date Title
US4984240A (en) Distributed switching architecture for communication module redundancy
JP3181963B2 (ja) 伝送端局装置
JPS6353668A (ja) 共通バス接続方式
JP3268460B2 (ja) 伝送路切替制御方法およびその装置
JP2818002B2 (ja) チャネルスイッチ制御方式
JP3570334B2 (ja) 系切替装置
JPS6041845A (ja) 回線接続方式
KR100475280B1 (ko) 결함허용 고속링형 통신망구축방법
JPS61194939A (ja) 通信制御装置
JPS6113627B2 (ja)
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPS63126052A (ja) バスドライバ障害検出方式
JPS5868104A (ja) 冗長化分散形制御装置
JPH02171845A (ja) バス方式
KR20010001916U (ko) 이중화 디에스-3 시스템의 다중 절체 장치
JPH0588926A (ja) 監視制御系の自動切替回路
JPS6175462A (ja) 複数モジユ−ル二重系システムの系切替方式
JPS5816497B2 (ja) システム共通部をそなえたデ−タ処理システム
JP2000068968A (ja) 多重化装置
JPS62138942A (ja) 情報処理装置
JPH01135157A (ja) データ転送制御回路
JPH047862B2 (ja)
JPH0653944A (ja) 回線切替制御方式
JPS63161752A (ja) 分散処理型パケツト交換機
JPH04333162A (ja) 系切替方式