JPS62138942A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に異常が発生したメモ
リの記憶部を正常な記憶部に切換える技術に関する。

〔従来の技術〕

従来、この種の情報処理装置において中央処理装置によ
るメモリの試験１診断の結果、不良箇所の存在が判明す
ると、−亘、該メモリを含む全装置の電源を切り、その
後不良部分を保守者の手作業で正常なメモリと交換した
後に再度電源を投入するという方法でメモリの不良箇所
の回復を行なっていた。

〔発明が解決しようとする問題点〕

しかし、上述した従来の装置では、不良箇所の除去のた
めに全ての装置の電源を一旦切る必要があるために、不
良箇所がプログラムの実行に無関係な場所であっても、
再度プログラムの実行を最初からやり直さなければなら
ないという問題点があった。また、不良部分の交換を保
守者の手作業で行なっているので不良部分の交換に多く
の時間を要するという問題点もあった。

本発明はこのような従来の問題点を解決したもので、そ
の目的は、メモリの不良部分を、他の装置の１！源を切
らずに速やかに交換することができるようにすることあ
る。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、中央処理装置に共
通バスを介してメモリ装置が接続された情報処理装置に
おいて、 前記メモリ装置は、同一のアドレス空間が割当てられた
複数の記憶部と、該複数の記憶部のうち前記中央処理装
置から指定された一つの記憶部を前記共通バスに接続し
他は電気的に分離するインタフェイス部とから構成され
、且つ、 前記中央処理装置からの指示に応答して前記複数の記憶
部の任意の記憶部に対してのみ動作電圧の供給が可能な
電源装置とを備える。

〔作用〕

メモリ装置における複数の記憶部のうちある一つの記憶
部を使用してシステムが稼動している最中に、その記憶
部に不良箇所が発生した場合、中央処理装置からの指示
によりインタフェイス部はその不良の発生した記憶部を
共通バスから切り離し、その代わりに正常な残りの記憶
部を共通バスに接続する。また、電ＦＡ装置は中央処理
装置の指示に応答して不良の発生した記憶部への動作電
圧の供給を遮断し、代わって上記接続された記憶部へ電
源を供給する。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例の要部ブロック図である。こ
の実施例の情報処理装置は、中央処理装置ｌと、共通バ
ス２と、共通バス２に接続されたメモリ装置３．４およ
び入出力制御装置５と、電ａＩ装置６とから構成されて
いる。

メモリ装置３は、記憶部３ａ、記憶部３ｂおよびインタ
フェイス部３ｃとから構成され、記憶部３ａと記憶部３
ｂには同一のアドレス空間例えば０００１１１．１〜７
　Ｆ　Ｆ　（Ｉｂ＋番地が割当てられている。

各記憶部３ａ、３ｂはインタフェイス部３ｃを介して共
通バス２に接続される。この記憶部３ａおよび記憶部３
ｂはインタフェイス部３ｃと各々分離して実装すること
ができる。インタフェイス部３ｃは、例えば第２図に示
すように、記憶部３ａを共通バス２に接続するためのド
ライバ３０ａおよびレシーバ３１ａと、記憶部３ｂを共
通バス２に接続するためのドライバ３６ｂおよびレジ・
−バ３１ｂとを含む。これらドライバおよびレシーバは
全て３ステート構造であり、ドライバ３０ａおよびレシ
ーバ３１ａは中央処理装置ｌからの切断信号ａによりオ
ン、オフされ、ドライバ３０ｂおよびレシーバ３１ｂは
切断信号すによりオン、オフされる。

メモリ装置４は、記憶部４ａ、記憶部４ｂおよびインタ
フェイス部４ｃとから構成され、記憶部４ａと記憶部４
ｂに同一のアドレス空間例えば８００１１＆ｌ〜Ｆ　Ｆ
　Ｆ　Ｌ＋ｂ＋番地が割当てられている等、その構成は
メモリ装置３と同じである。

電源袋Ｗ６は、中央処理装置１．メモリ装Ｗ３゜４およ
び入出力制御装置５に動作電圧を供給しているが、メモ
リ装置３およびメモリ装置４に対してはその各部分すな
わちインタフェイス部３ｃ。

４ｃ、記憶部３ａ、３ｂ、４ａ、４ｂ毎に独立に動作電
圧を供給し、或いはその供給を個々に遮断することがで
きるように構成されている。

中央処理装置１は、共通バス２を介してメモリ装置３．
４と入出力制御装置５に接続されている。

また、中央処理装置ｌはメモリ装置３．４のインタフェ
イス部３ｃ、４ｃに対し切断信号を出力することにより
、各インタフェイス部３ｃ、４ｃに接続する記憶部の選
択を行なわせると共に、電源装置６に対し電源遮断箇所
の指摘を指令する。更に、中央処理装置１は各記憶部３
ａ、３ｂ、４ａ。

４ｂ独立にそのメモリ機能の試験１診断を行なう機能を
有している。

今、メモリ装置３およびメモリ装置４の各記憶部３ａ、
３ｂ、４ａ、４ｂの何れもが正常に機能しているとする
と、中央処理装置１はインタフェイス部３ｃ、４ｃに対
する切断信号の内容を例えば記憶部３ａのみがインタフ
ェイス部３ｃを介して共通バス２に接続され（即ち第２
図ではドライバ３０ａとレシーバ３１ａがオンし、ドラ
イバ３０ｂとレシーバ３１ｂがオフするように）、記憶
部４ａのみがインタフェイス部４ｃを介して共通バス２
に接続されるように設定している。また、電Ｒ装置６に
対して記憶部３ｂ、記憶部４ｂへは動作電圧を供給しな
いように指示している。

上記のような状態でシステムが稼動している最中に、例
えば誤動作が検出されると、中央処理装置１はその原因
解明の一環として記憶部３ａ、４ａの故障診断を実施す
る。そして、この診断の結果、例えば記憶部３ａが異常
であることが判明すると、中央処理装置１は第２図の切
断信号ａによりトライバ３０ａとレシーバ３１ａをオフ
にして記憶部３ａを共通バス２から切り離し、反対にド
ライバ３０ｂとレシーバ３１ｂをオンにして記憶部３ｂ
を共通バス２に接続する。また、電源装置６に対して記
憶部３ａの動作電圧を遮断し、代わりに記憶部３ｂへ動
作電圧を供給するように指示する。これにより、メモリ
装置３に割当てられたアドレス空間０００　ｕ＆＋〜７
　Ｆ　Ｆ　、、。）はその後も使用することが可能とな
る。

また、上記異常の発生した記憶部３ａの交換は、記憶部
３ａが実装上インタフェイス部３ｃと分離しており且つ
動作電圧の供給が遮断されているため、他の部分への電
源を切らずに、記憶部３ａのみを正常な記憶部と交換す
ることで可能である。

以上は、記憶部３ａに異常が発生した場合であるが、他
の記憶部に異常が発生した場合も同様に対処可能である
。

以上のような実施例によれば、次のような各種の効果を
得るどとができる。

■　記憶部３ａ、３ｂ、４ａ、４ｂの試験１診断と、そ
の結果に応じたインタフェイス部３ｃ。

４ｃおよび電源装置６の制御を中央処理装置ｌで行なっ
ているので、不良の発生した記憶部の正常な記憶部への
交換を自動的に且つ速やかに行なわせることができる。

■　待機中の正常な記憶部（上記説明では記憶部３ｂ、
４ｂ）および不良の発生した記憶部（上記説明では記憶
部３ａ）へは動作電圧の供給が遮断されているので、消
費電力を低減することができる。

■　各記憶部はそれ単位で分離可能に構成されているの
で、不良箇所の切り換え後の交換もシステムを停止させ
ずに行なうことができる。

〔発明の効果〕

以上説明したように、本発明によれば、メモリの不良部
分を、他の装置の電源を切らずに同一のアドレス空間を
有する正常なメモリと速やかに交換することができるの
で、不良箇所がプログラムの実行に影響を与えない部分
であればプログラムの実行を中断することなく不良メモ
リの交換が可能となり、メモリの不良部分の交換に伴う
システムの停止期間を極力少なくすることができる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の要部ブロック図および、 第２図はインタフェイス部３ｃの実施例のブロック図で
ある。 １は中央処理装置、２は共通バス、３．４はメモリ装置
、５は入出力制御装置、６は電源装置、３ａ、３ｂ、４
ａ、４ｂは記憶部、３ｃ、４ｃはインタフェイス部であ
る。

Claims (1)

1. 【特許請求の範囲】 中央処理装置に共通バスを介してメモリ装置が接続され
   た情報処理装置において、 前記メモリ装置は、同一のアドレス空間が割当てられた
   複数の記憶部と、該複数の記憶部のうち前記中央処理装
   置から指定された一つの記憶部を前記共通バスに接続し
   他は電気的に分離するインタフェイス部とから構成され
   、且つ、 前記中央処理装置からの指示に応答して前記複数の記憶
   部の任意の記憶部に対してのみ動作電圧の供給が可能な
   電源装置とを具備したことを特徴とする情報処理装置。