JPS63157549A - 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 - Google Patents
予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法Info
- Publication number
- JPS63157549A JPS63157549A JP61303750A JP30375086A JPS63157549A JP S63157549 A JPS63157549 A JP S63157549A JP 61303750 A JP61303750 A JP 61303750A JP 30375086 A JP30375086 A JP 30375086A JP S63157549 A JPS63157549 A JP S63157549A
- Authority
- JP
- Japan
- Prior art keywords
- line processing
- processor
- circuit
- line
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、N+1予備構成を有する通信制御装置に係り
、特に予備系処理プロセッサから回線処理部へのアクセ
スの信頼度を向上させ得るN+1予備構成におけるアク
セス対象識別方式に関する。
、特に予備系処理プロセッサから回線処理部へのアクセ
スの信頼度を向上させ得るN+1予備構成におけるアク
セス対象識別方式に関する。
N+1予備構成を有する通信制御装置において、予備系
九埋プロセッサが回線処理部へアクセスする方法として
は、従来から特開昭60−076820号公報に記載さ
れているように、複数の回線対応制御部より一重化構成
の回線対応制御部群を制御する回線共通制御装置を現用
および予備状態の回線共通制御装置で構成すると共に、
これらの現用および予備状態の回線共通制御装置を切替
え管理する保守運用装置を備えた通信制御システムにお
いて。
九埋プロセッサが回線処理部へアクセスする方法として
は、従来から特開昭60−076820号公報に記載さ
れているように、複数の回線対応制御部より一重化構成
の回線対応制御部群を制御する回線共通制御装置を現用
および予備状態の回線共通制御装置で構成すると共に、
これらの現用および予備状態の回線共通制御装置を切替
え管理する保守運用装置を備えた通信制御システムにお
いて。
切替制御部と疑似回線対応制御部を設け、予備状態にあ
る回線共通制御装置を、上記切替え制御部により上記疑
似回線対応制御部に接続して上記予備状態の回線共通制
御装置自身により全ての正常性を確認するようにした自
己診断方法が知られていた。
る回線共通制御装置を、上記切替え制御部により上記疑
似回線対応制御部に接続して上記予備状態の回線共通制
御装置自身により全ての正常性を確認するようにした自
己診断方法が知られていた。
上記従来技術は、予備系処理プロセッサからN個の中の
任意の1個の回線処理部へアクセスを行う場合、該当の
1個の回線処理部へ所定のオーダ。
任意の1個の回線処理部へアクセスを行う場合、該当の
1個の回線処理部へ所定のオーダ。
を送出し、所定のアンサが返送されればアクセスは成功
したと見做しN個め中の1個の回線処理部を選択する論
理に障害が発生した場合、別個の回線処理部にアクセス
すると云う事態の発生が発生することについての配慮が
なされていなかった。
したと見做しN個め中の1個の回線処理部を選択する論
理に障害が発生した場合、別個の回線処理部にアクセス
すると云う事態の発生が発生することについての配慮が
なされていなかった。
ところが、N個の中の1個の回線処理部を選択する論理
に障害が発生した場合、上述した場合とは別な回線処理
部にアクセスを行う事態が発生する。
に障害が発生した場合、上述した場合とは別な回線処理
部にアクセスを行う事態が発生する。
仮にN個の回線処理部が、ハードウェア、ソフトウェア
ともに同一の論理から構成されていたとすると上記の障
害時には、別な回線処理部が所定のアンサを応答してし
まい、障害にもかかわらずアクセスは成功したことにな
ってしまう。
ともに同一の論理から構成されていたとすると上記の障
害時には、別な回線処理部が所定のアンサを応答してし
まい、障害にもかかわらずアクセスは成功したことにな
ってしまう。
一般には、回線処理部は数多く生産されるため標準化を
目的に同一のハードウェア構成及び現用系、予備系の処
理プロセッサからは同一のソフトウェアインタフェース
となることが多い。従って上記した障害時の問題は解決
されなければならない。本発明の目的は、上記した問題
くおいて障害を検出する手段を提供することにある。
目的に同一のハードウェア構成及び現用系、予備系の処
理プロセッサからは同一のソフトウェアインタフェース
となることが多い。従って上記した障害時の問題は解決
されなければならない。本発明の目的は、上記した問題
くおいて障害を検出する手段を提供することにある。
上記本発明の目的は、回線処理部に、N個の回線処理部
相互に重複しない識別番号を回線処理部個々に与え、予
備系処理プロセッサから前記識別番号を読み取りできる
手段を付加することにより達成される。
相互に重複しない識別番号を回線処理部個々に与え、予
備系処理プロセッサから前記識別番号を読み取りできる
手段を付加することにより達成される。
上記した手段では、予備系処理プロセッサは回線処理部
に割当てられた識別番号を読み取ることができるため1
例え、上記した障害が発生したとしても、この識別番号
により目的の回線処理部かと5かの判断を行なうことが
できる。
に割当てられた識別番号を読み取ることができるため1
例え、上記した障害が発生したとしても、この識別番号
により目的の回線処理部かと5かの判断を行なうことが
できる。
以下、本発明の一実施例を図を用いて詳細にv!−明す
る。図において、1α〜1ルはN個の現用系処理プロセ
ッサ、2は予備系処理プロセッサ、3α〜3ルはN個の
回線処理部、4α〜4ルは選択回路、5α〜5ルはオー
ダ受信回路、6α〜6ルは識別回路、7a〜7nはアン
サ送出回路、8a〜81′Lは現用系接続バス、9は予
備系接続バス、10α〜1aルは回線処理部選択信号で
ある。
る。図において、1α〜1ルはN個の現用系処理プロセ
ッサ、2は予備系処理プロセッサ、3α〜3ルはN個の
回線処理部、4α〜4ルは選択回路、5α〜5ルはオー
ダ受信回路、6α〜6ルは識別回路、7a〜7nはアン
サ送出回路、8a〜81′Lは現用系接続バス、9は予
備系接続バス、10α〜1aルは回線処理部選択信号で
ある。
なお、図では予備系処理プロセッサ2からの回線処理部
5cL〜5nについてのアクセスを中心に記述するため
、現用系処理プロセッサ1a〜1ルから現用系接続バス
8α〜8rL経由で回線処理部3a〜5nヘアクセスす
る場合の記述は省略する。
5cL〜5nについてのアクセスを中心に記述するため
、現用系処理プロセッサ1a〜1ルから現用系接続バス
8α〜8rL経由で回線処理部3a〜5nヘアクセスす
る場合の記述は省略する。
1忙おいて、予備処理プロセッサ2は、任意の回線処理
部3ルヘアクセスを行う場合、先ず予備系処理プロセッ
サ2と回線処理部5tsの間の接続ルートを確立するた
めに回線処理部選択信号10α〜10r&の中で回線処
理部33への該信号10ルのみをオンする。
部3ルヘアクセスを行う場合、先ず予備系処理プロセッ
サ2と回線処理部5tsの間の接続ルートを確立するた
めに回線処理部選択信号10α〜10r&の中で回線処
理部33への該信号10ルのみをオンする。
ここで回線処理部3ル内の選択回路4nのみが有効とな
り、予備系接続バス9は該選択回路4時経由してオーダ
受信回路5ルに接続される。
り、予備系接続バス9は該選択回路4時経由してオーダ
受信回路5ルに接続される。
前記オーダ受信回路5ルは、予備系処理プロセッサ2が
識別回路6ルの内容を読み取るべきオーダを送信したの
を識別すると、アンサ送信回路フルへ識別回路6ルの内
容を渡す。この内容を受は取るとアンサ送出回路7nは
アンサとして該内容を予備系接続バス9を経由して予備
系処理プロセッサ2へ渡す。
識別回路6ルの内容を読み取るべきオーダを送信したの
を識別すると、アンサ送信回路フルへ識別回路6ルの内
容を渡す。この内容を受は取るとアンサ送出回路7nは
アンサとして該内容を予備系接続バス9を経由して予備
系処理プロセッサ2へ渡す。
以上説明した信号の流れにより予備系処理プロセッサ2
は、アクセスする回線処理部3nの識別回路6F&の内
容即ち識別番号を知ることができる。
は、アクセスする回線処理部3nの識別回路6F&の内
容即ち識別番号を知ることができる。
本発明によれば、N個の現用系処理プロセッサと少なく
とも1個の予備系処理プロセッサと前記現用系処理プロ
セッサとは個別に接続され予備系プロセッサとは共通的
に接続されるN個の回線処回線処理部個々に与え、予備
系処理プロセッサからこの識別番号読み取りできるよう
にしたので、もし、回線処理部選択信号10α〜1oル
又は選択回路4α〜4ルの中で障害が発生した場合、予
備系処理プふ により障害の発生を知ることができる。
とも1個の予備系処理プロセッサと前記現用系処理プロ
セッサとは個別に接続され予備系プロセッサとは共通的
に接続されるN個の回線処回線処理部個々に与え、予備
系処理プロセッサからこの識別番号読み取りできるよう
にしたので、もし、回線処理部選択信号10α〜1oル
又は選択回路4α〜4ルの中で障害が発生した場合、予
備系処理プふ により障害の発生を知ることができる。
図は本発明の一実施例である通信制御装置の構成図であ
る。 符号の説明 1a〜1i−現用系処理プロセッサ 2−−−−予備系処理プロセッサ 3a〜5ル・・・回線処理部 4α〜4ル・・・選択回路 5α〜5ル・・・オーダ受信回路 6α〜6F&−識別回路 7a〜7a−アンサ送出回路 84〜f3n−現用系接続バス 9−・予備系接続バス
る。 符号の説明 1a〜1i−現用系処理プロセッサ 2−−−−予備系処理プロセッサ 3a〜5ル・・・回線処理部 4α〜4ル・・・選択回路 5α〜5ル・・・オーダ受信回路 6α〜6F&−識別回路 7a〜7a−アンサ送出回路 84〜f3n−現用系接続バス 9−・予備系接続バス
Claims (1)
- 1、N個の現用系処理プロセッサと少なくとも1個の予
備系処理プロセッサと前記現用系処理プロセッサとは個
別に接続され予備系プロセッサとは共通的に接続される
N個の回線処理部とから構成される通信制御装置におい
て、前記N個の回線処理部相互に重複しない識別番号を
回線処理部個々に与え、予備系処理プロセッサからこの
識別番号読み取りできるようにしたことを特徴とするN
+1予備構成におけるアクセス対象識別方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61303750A JPH0738655B2 (ja) | 1986-12-22 | 1986-12-22 | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61303750A JPH0738655B2 (ja) | 1986-12-22 | 1986-12-22 | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63157549A true JPS63157549A (ja) | 1988-06-30 |
JPH0738655B2 JPH0738655B2 (ja) | 1995-04-26 |
Family
ID=17924820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61303750A Expired - Lifetime JPH0738655B2 (ja) | 1986-12-22 | 1986-12-22 | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738655B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0918388A (ja) * | 1995-06-28 | 1997-01-17 | Nec Corp | 伝送路切替システム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6041845A (ja) * | 1983-08-17 | 1985-03-05 | Fujitsu Ltd | 回線接続方式 |
-
1986
- 1986-12-22 JP JP61303750A patent/JPH0738655B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6041845A (ja) * | 1983-08-17 | 1985-03-05 | Fujitsu Ltd | 回線接続方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0918388A (ja) * | 1995-06-28 | 1997-01-17 | Nec Corp | 伝送路切替システム |
Also Published As
Publication number | Publication date |
---|---|
JPH0738655B2 (ja) | 1995-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4984240A (en) | Distributed switching architecture for communication module redundancy | |
EP0494695A1 (en) | Loop mode transmission system with bus mode backup and a method of maintaining continuity thereof | |
JPH0366863B2 (ja) | ||
US7152188B1 (en) | Circuit arrangement for protected data transmission, particularly in ring-shaped bus systems | |
US6446201B1 (en) | Method and system of sending reset signals only to slaves requiring reinitialization by a bus master | |
US7260325B2 (en) | Network component for an optical network comprising an emergency operation function, especially for an optical network in ring topology | |
JPS63157549A (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
JPH0523095B2 (ja) | ||
JPS6135740B2 (ja) | ||
JP2518517B2 (ja) | 通信バス監視装置 | |
JPS6113627B2 (ja) | ||
JPH0432401B2 (ja) | ||
JPS6041845A (ja) | 回線接続方式 | |
JP2531302B2 (ja) | 二重化切替方式 | |
JPH02173852A (ja) | バス診断装置 | |
JPS6252905B2 (ja) | ||
JPH0152774B2 (ja) | ||
JP2508752B2 (ja) | 障害通知方式 | |
JP2549849B2 (ja) | 多重化メモリ装置 | |
KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
JPH0397396A (ja) | シーケンス制御システムの故障診断装置 | |
JP2697481B2 (ja) | 二重化切替制御方式 | |
JPS5890201A (ja) | 三重系プロセス入出力装置 | |
JPH0414896B2 (ja) | ||
JPH04367964A (ja) | マルチプロセッサシステム |