JPS5927522A - アモルフアス半導体薄膜の製造方法 - Google Patents
アモルフアス半導体薄膜の製造方法Info
- Publication number
- JPS5927522A JPS5927522A JP57137593A JP13759382A JPS5927522A JP S5927522 A JPS5927522 A JP S5927522A JP 57137593 A JP57137593 A JP 57137593A JP 13759382 A JP13759382 A JP 13759382A JP S5927522 A JPS5927522 A JP S5927522A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- thin film
- plasma
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、グ「１−放電分解法にＪ、るアモルファス半
導体簿膜の製造方法に関Ｊる。
導体簿膜の製造方法に関Ｊる。
従来、アモルファス半導体は、禁ＩＦ帯に多数の局在状
態をイｊリ−るため価電子制御がきわめて困難とされ、
１．たがっ〔電子素子への応用す遅れていＩこ 。
態をイｊリ−るため価電子制御がきわめて困難とされ、
１．たがっ〔電子素子への応用す遅れていＩこ 。
しかし数卯前に、シラン（Ｓｌｌ＋４＞をグＤ −放電
分解１〕で得たアモルファスシリニ」ン（ａ−８ｉ）の
局在状態密度は、従来の８−３ ｉに比し非常に低いこ
とが発見された。即ら、従来のａ−８の局在状態密度は
禁止帯の中央付近で１０２１ｃｍ−３−ｃ■−１のオー
ダーＣあったのに対し、グロー放電分解法により得たａ
・−８ｉの場合は１０１’１Ｃ１１１−３・６ Ｖ −
１程度にまで減少していたのである。
分解１〕で得たアモルファスシリニ」ン（ａ−８ｉ）の
局在状態密度は、従来の８−３ ｉに比し非常に低いこ
とが発見された。即ら、従来のａ−８の局在状態密度は
禁止帯の中央付近で１０２１ｃｍ−３−ｃ■−１のオー
ダーＣあったのに対し、グロー放電分解法により得たａ
・−８ｉの場合は１０１’１Ｃ１１１−３・６ Ｖ −
１程度にまで減少していたのである。
これは、局在状態の原因であるａ−３ｉ中のダングリン
グボンドの多くが、水素によって補償されたためである
。
グボンドの多くが、水素によって補償されたためである
。
以来、ａ−３ｉの価電子制御が可能となり、ａ−８ｉＭ
ｉｕを利用した太陽電池、薄膜トランジスタ等の各種素
子が開発されでいる。
ｉｕを利用した太陽電池、薄膜トランジスタ等の各種素
子が開発されでいる。
また、それに平行し、前記局在状態密度をさらに減少さ
Ｉｊ、にり一層敏感なａ’ｓｉｌ膜を作製するべく、種
々の試みがなされた。その結果最近では前記ダングリン
グボンドを補ｉｔするダングリングボンドターミネータ
として水素を用いた場合で、１０１１ ｃｍ−ａｅ■−
１程度の値が得られている。また、ダングリングボンド
ターミネータとして水素とフッ素をｖ１用した場合、特
性はさらに改善され、１０’ ６ｃｍ−３−ｅ Ｖ−’
のオーダーとなることが報告されている。
Ｉｊ、にり一層敏感なａ’ｓｉｌ膜を作製するべく、種
々の試みがなされた。その結果最近では前記ダングリン
グボンドを補ｉｔするダングリングボンドターミネータ
として水素を用いた場合で、１０１１ ｃｍ−ａｅ■−
１程度の値が得られている。また、ダングリングボンド
ターミネータとして水素とフッ素をｖ１用した場合、特
性はさらに改善され、１０’ ６ｃｍ−３−ｅ Ｖ−’
のオーダーとなることが報告されている。
本発明は、かかる一連の開発研究の流れの中に位置づ番
ノられるものであり、前記局在状態密度をさらに減少さ
け、にり一層４！！造敏感なアモルファス半導体薄膜を
製造゛りる方法を提供づるものである。
ノられるものであり、前記局在状態密度をさらに減少さ
け、にり一層４！！造敏感なアモルファス半導体薄膜を
製造゛りる方法を提供づるものである。
即ち不発明番よ、グロー放電分解法によるアモルファス
半導体薄膜、たとえばアモルファスシリコン（ａ ｓ
ｉ）、アモルファスグルンニウム（ａ−Ｇ（’）等の簿
膜、の従来の製造方法を以下の如く改良したちのＣある
。
半導体薄膜、たとえばアモルファスシリコン（ａ ｓ
ｉ）、アモルファスグルンニウム（ａ−Ｇ（’）等の簿
膜、の従来の製造方法を以下の如く改良したちのＣある
。
まず、グロー放電分解法を、ａ−８ｉ薄膜製造の場合に
即して説明づる。
即して説明づる。
グロー放電分解法どは、２つの電極間に導入されたガス
Ｈ−力０．１〜数ｔｏｒｒ稈麿の反応容器内の原料ガス
（たとえば５ｉＨ４）中で、直流電界あるいは高周波電
界を発生させ、該電界によって励起されたグローｈｘｍ
プラズマのＪニネルギーで５ｉ１−１４を分解し、１の
電極に保持され２００℃〜５００℃に加熱されたガラス
等の基板ＩＪ：ａ −８ｉ薄膜を堆積させるものである
。
Ｈ−力０．１〜数ｔｏｒｒ稈麿の反応容器内の原料ガス
（たとえば５ｉＨ４）中で、直流電界あるいは高周波電
界を発生させ、該電界によって励起されたグローｈｘｍ
プラズマのＪニネルギーで５ｉ１−１４を分解し、１の
電極に保持され２００℃〜５００℃に加熱されたガラス
等の基板ＩＪ：ａ −８ｉ薄膜を堆積させるものである
。
本発明は、かかるグロー放電分解法において、前記電界
を、直流分を含む交流電界として、前記プラズマの分布
を制御し、基板上に形成されつつあるアモルファス半導
体薄膜へのプラズマ中のラジカルによるダメージを減少
させるとどもに、成膜速度をｂ ！ｆｉｌｌ Ｉｌｌ
ｂ、もって局在状態密度の小さい均一なｐＩＩ膜を形成
するものＣある。
を、直流分を含む交流電界として、前記プラズマの分布
を制御し、基板上に形成されつつあるアモルファス半導
体薄膜へのプラズマ中のラジカルによるダメージを減少
させるとどもに、成膜速度をｂ ！ｆｉｌｌ Ｉｌｌ
ｂ、もって局在状態密度の小さい均一なｐＩＩ膜を形成
するものＣある。
即ち、たとえば基板を保持Ｊる電極を角電位にバイアス
し、他の電極に高周波電圧を印加すると、プラズマは第
３図にホラように基板がら一様に遠去番プられるため、
プラズマ中の水素ラジカル等によるａ −３＋ Ｈ膜表
面へのダメージは減り、その分、局在状態の発生は抑え
られる。
し、他の電極に高周波電圧を印加すると、プラズマは第
３図にホラように基板がら一様に遠去番プられるため、
プラズマ中の水素ラジカル等によるａ −３＋ Ｈ膜表
面へのダメージは減り、その分、局在状態の発生は抑え
られる。
逆に、基板を保持りる電極を接地し、他の電極に高周波
電圧を印加しっつ該他の電極を正電位にバイアスしても
同様の効宋が得られる。
電圧を印加しっつ該他の電極を正電位にバイアスしても
同様の効宋が得られる。
また、＋１１記バイアスににす、基板上に水素を５ｉ−
１１の形で堆積さμることができるため、局在状態密度
の小さな、最良のａ−３ｉ薄膜を得ることができる。即
ち、ａ−３ｉのタングリングボンドを補償づる水素は、
プラズマ中にＳｉ −１１の形で含まれるもののみであ
り、Ｓ ｉ −１−１２又は３ｉ−１１３の形のものは
、かえって局在状態を増す゛ように作用づることは周知
の事実ぐあるが、前述の □如くバイノノスをか
けることにより、５ｔ−Ｉｊの形のもののみを堆積さけ
ることができるのである。
１１の形で堆積さμることができるため、局在状態密度
の小さな、最良のａ−３ｉ薄膜を得ることができる。即
ち、ａ−３ｉのタングリングボンドを補償づる水素は、
プラズマ中にＳｉ −１１の形で含まれるもののみであ
り、Ｓ ｉ −１−１２又は３ｉ−１１３の形のものは
、かえって局在状態を増す゛ように作用づることは周知
の事実ぐあるが、前述の □如くバイノノスをか
けることにより、５ｔ−Ｉｊの形のもののみを堆積さけ
ることができるのである。
これは、１つには該バイアスにより、水素が１（２の形
で空間へ逃げるのが防止され、３ｉ −ＩｔとしＣｗ！
板に堆積されるためＣある。また１つには、該バイアス
にＪ：す、基板の温１ａを上げることができ、柾板の温
度が１がルト、Ｓｔ −Ｈ２、Ｓｔ −）−１３の形
のものはＪｕｌｆｍＬにくくなるためであるど考えられ
る。また、該バイアスをか（）ることによ： す、基板へのａ−８ｉｉｉ？膜のＪ（ｌ積速度を制御ｌ
づることもできる。
で空間へ逃げるのが防止され、３ｉ −ＩｔとしＣｗ！
板に堆積されるためＣある。また１つには、該バイアス
にＪ：す、基板の温１ａを上げることができ、柾板の温
度が１がルト、Ｓｔ −Ｈ２、Ｓｔ −）−１３の形
のものはＪｕｌｆｍＬにくくなるためであるど考えられ
る。また、該バイアスをか（）ることによ： す、基板へのａ−８ｉｉｉ？膜のＪ（ｌ積速度を制御ｌ
づることもできる。
なお、プラズマを基板電極から一様に遠ざけ、まＩこ、
基板へのａ−８ｉの堆積速度を一層精密に制御するため
に、原料ガスの導入及び導出にあたっでは、原料ガスが
、反応容器内で基板に平行に、層流をなツＪ：うにする
のが良い。即ち通常グロー放電分解法を実施する場合は
、基板上方から基板に垂直に原料ガスを流入させていた
ため、ａ−８ｉ薄膜へのダメージが大きかったのである
が、ガスを基板に平行に流りことにより、ダメージは減
らづことができると思われる。なＪ３、この場合、ａ−
８ｉ薄膜の膜厚分布は、流速、流量、及び印加°電圧を
調節することにより、均一にづ゛ることができる。
基板へのａ−８ｉの堆積速度を一層精密に制御するため
に、原料ガスの導入及び導出にあたっでは、原料ガスが
、反応容器内で基板に平行に、層流をなツＪ：うにする
のが良い。即ち通常グロー放電分解法を実施する場合は
、基板上方から基板に垂直に原料ガスを流入させていた
ため、ａ−８ｉ薄膜へのダメージが大きかったのである
が、ガスを基板に平行に流りことにより、ダメージは減
らづことができると思われる。なＪ３、この場合、ａ−
８ｉ薄膜の膜厚分布は、流速、流量、及び印加°電圧を
調節することにより、均一にづ゛ることができる。
また、本発明の実施に際し、ダングリングボンドターミ
ネータは、水素に限定する必要はなく、フッ素、塩素等
を用いることもできる。
ネータは、水素に限定する必要はなく、フッ素、塩素等
を用いることもできる。
なＪ５、プラズマの制御を、基板上方にメツシュ状電極
を設（）、該メツシュ状電極にバイアスをかけることに
より行なう方法もある。しかし、その方法は、膜厚分布
、成膜速度等が悪化りるばかりでなく原料ガスのロスも
大きく、また、メツシュ状電極の保持も困雛であるとい
う欠点を有Ｊる。
を設（）、該メツシュ状電極にバイアスをかけることに
より行なう方法もある。しかし、その方法は、膜厚分布
、成膜速度等が悪化りるばかりでなく原料ガスのロスも
大きく、また、メツシュ状電極の保持も困雛であるとい
う欠点を有Ｊる。
本発明の方法により、ａ−３ｉ薄膜を製造すると、局在
状態密度は１０’ ４ｃｍ−３−ｅｖ−１のＡ−ターと
なり、従来の最良の値Ｊ、す２ノ７夕近り一トげること
ができＩＣ。また水素含イ・ｊ吊は従来１０〜２０ａｔ
ｍ％ぐあったが１〜数ａｔｍ％とく１す、しがも赤外吸
収モードによると、その大部分は３ｉ −１−１の形の
ものであった。またημτは１ｏ−３０１／ｖとなり従
来の最良値より１・〜２ケタ高くな っ ｌこ 。
状態密度は１０’ ４ｃｍ−３−ｅｖ−１のＡ−ターと
なり、従来の最良の値Ｊ、す２ノ７夕近り一トげること
ができＩＣ。また水素含イ・ｊ吊は従来１０〜２０ａｔ
ｍ％ぐあったが１〜数ａｔｍ％とく１す、しがも赤外吸
収モードによると、その大部分は３ｉ −１−１の形の
ものであった。またημτは１ｏ−３０１／ｖとなり従
来の最良値より１・〜２ケタ高くな っ ｌこ 。
また、本発明の方法により製造したａ−３ｔｉｌｌ膜を
用い（、太陽電池を試作したところ、５ｃｍ角ぐ７％以
十の効率のものが再現性良く得られた。
用い（、太陽電池を試作したところ、５ｃｍ角ぐ７％以
十の効率のものが再現性良く得られた。
なＪ３、その際ドーパントは１〕層にＢ ｔ Ｉｔ ｅ
を、また１１層にＰｌ＋３を、ぞれぞれ用いた。
を、また１１層にＰｌ＋３を、ぞれぞれ用いた。
本発明を第１図に示゛す容量結合型の表置を用い、以１
・−の如（実施しＩＣ６ （１） １００ｃｍ２のガラス製の基板２を、１〜リク
レン及びソツ酸で洗浄した後、容器１内の基板電極１１
上にセットシた。
・−の如（実施しＩＣ６ （１） １００ｃｍ２のガラス製の基板２を、１〜リク
レン及びソツ酸で洗浄した後、容器１内の基板電極１１
上にセットシた。
〈２）容器１内部を真空ポンプ１５により、１０−７〜
１Ｏ−６Ｔｏｒｒ程度の真空とした。
１Ｏ−６Ｔｏｒｒ程度の真空とした。
（３）ヒーター１３により基板２を加熱し、基板温度を
３００℃に設定した。
３００℃に設定した。
（４）Ｓｉｔ−１４と△１゛を１０：１００に混合した
ガスを、余熱ヒーター１６で２００〜４００℃に加熱し
た後、容器１内へ、ガス流路制御板１４によって一様な
層流となるようにして供給し、容器１内を０．１〜ＩＴ
ｏｒｒ稈度とした。
ガスを、余熱ヒーター１６で２００〜４００℃に加熱し
た後、容器１内へ、ガス流路制御板１４によって一様な
層流となるようにして供給し、容器１内を０．１〜ＩＴ
ｏｒｒ稈度とした。
（５）１３．５Ｍ１−ｌｚの高周波電源１２１により、
上部電極に一１高周波電力密度が０．０１〜０．１ｗ
／ｃｍ’ 、また電界強度が８０”−１５０Ｖ／ｃｍ２
となるように高周波電圧を印加して、第２図に示づよう
にグロー放電プラズマ３を発生さけるとともに、基板電
極１１を負にバイアスし一１５Ｖ／ｃｍの直流分を与え
、前記プラズマ３を第３図に示１ように基板電極１１か
ら遠去けた。なお、電極間距離は／ＩＯＩＩＩｍどした
。
上部電極に一１高周波電力密度が０．０１〜０．１ｗ
／ｃｍ’ 、また電界強度が８０”−１５０Ｖ／ｃｍ２
となるように高周波電圧を印加して、第２図に示づよう
にグロー放電プラズマ３を発生さけるとともに、基板電
極１１を負にバイアスし一１５Ｖ／ｃｍの直流分を与え
、前記プラズマ３を第３図に示１ように基板電極１１か
ら遠去けた。なお、電極間距離は／ＩＯＩＩＩｍどした
。
以上の１−夕により基板２上にａ −３ｉ 薄膜を１０
０００Ａｊ「積させた。その結果を同様のデー力 タにより得Ｉこ従来の薄膜、及び基板上ＸＩＣ１１１の
位同にｅツ１〜したメツシュ状電極をバイアスして得た
薄膜と比較し、表に示す。
０００Ａｊ「積させた。その結果を同様のデー力 タにより得Ｉこ従来の薄膜、及び基板上ＸＩＣ１１１の
位同にｅツ１〜したメツシュ状電極をバイアスして得た
薄膜と比較し、表に示す。
次に、バイアスによる電界強度を一２５Ｖ／ＣｍからＯ
Ｖ ／ Ｃ１１ｌ Ｊ、”ｃ ５ Ｖ ／ Ｃｌ１１間
隔Ｃ変え、それぞれにつさ、局在状態密度を調べた。イ
の結果を第４図に承り。
Ｖ ／ Ｃ１１ｌ Ｊ、”ｃ ５ Ｖ ／ Ｃｌ１１間
隔Ｃ変え、それぞれにつさ、局在状態密度を調べた。イ
の結果を第４図に承り。
続いて基板温度を、３３２０℃、３３５０℃と変え、水
素澗瓜を調べた。その結果を第５図に示Ｊ０なお、いず
れの場合もａ −５ｉｉｌ膜の赤外吸収モードは６５０
ｃｍ−１及び２０００ｃｍ−’であり、水素は５ｉ−１
−ｌの形で含まれるものが主体であった。
素澗瓜を調べた。その結果を第５図に示Ｊ０なお、いず
れの場合もａ −５ｉｉｌ膜の赤外吸収モードは６５０
ｃｍ−１及び２０００ｃｍ−’であり、水素は５ｉ−１
−ｌの形で含まれるものが主体であった。
以上の表及びグラフより、本実施例では以下の効果が看
守される。
守される。
局在状態密度は、従来例及びメツシュ状電極を使用した
場合に比し、１〜２ケタ改善され、構造敏感なａ−ｓｉ
ＷＩ膜を（ｑることができた。またその効果はバイアス
を−１５ｖ／ｃｎ＋に設定した場合が最も顕著、であっ
た。
場合に比し、１〜２ケタ改善され、構造敏感なａ−ｓｉ
ＷＩ膜を（ｑることができた。またその効果はバイアス
を−１５ｖ／ｃｎ＋に設定した場合が最も顕著、であっ
た。
光導電率は従来より１クタ高いものが得られた。
水素ｍ度は、従来１０〜２ｏａｔｍ％であったが、・１
０ａｔｍ％以下に下げることができ、また、基板温度を
高くした場合は、１〜２ ａｔｍ％のものが１７られた
。
０ａｔｍ％以下に下げることができ、また、基板温度を
高くした場合は、１〜２ ａｔｍ％のものが１７られた
。
ημτの値は従来より１〜２ケタ高くすることができた
。
。
成膜速度は、メツシュ状電極を用いた場合の３〜４倍で
あり、また、膜１１分布も±５％の範囲におさまり、均
・−な躾が得られた。
あり、また、膜１１分布も±５％の範囲におさまり、均
・−な躾が得られた。
第６図に承り容量結合型の装首ｒ本発明を実施した。第
２実施例ｔ）第１実施例と略１ｉ１様である。
２実施例ｔ）第１実施例と略１ｉ１様である。
第２実施例が第１実施例と異なる貞は、グロー放電プラ
ズマを直流電界により発生させ、バイアスを交流とした
点ｅある。なお、ｉ流グロー放電は数ｋｖ稈度とし、バ
イアスによる交流電界は０〜２０ ｓｉｎ （ｗｔ−
φ）ｖ／ｃｍとした。
ズマを直流電界により発生させ、バイアスを交流とした
点ｅある。なお、ｉ流グロー放電は数ｋｖ稈度とし、バ
イアスによる交流電界は０〜２０ ｓｉｎ （ｗｔ−
φ）ｖ／ｃｍとした。
第２実施例の場合ｂ１第１実施例１１Ｍ様、局在状態密
度の小さい良質なａ −ｓｉ酌膜が１０られた。
度の小さい良質なａ −ｓｉ酌膜が１０られた。
以［鼓づ−るに本発明は、グＬ１−放電分解法によるア
モルファス半導体解脱の製造り法において、１の電極に
バイアスをかりることにより、プラズマの分布を制御し
、もって局在状態密度の小さい、良質なり７ｔルフ１ス
半轡体薄膜をｆｆんどするものＣある。
モルファス半導体解脱の製造り法において、１の電極に
バイアスをかりることにより、プラズマの分布を制御し
、もって局在状態密度の小さい、良質なり７ｔルフ１ス
半轡体薄膜をｆｆんどするものＣある。
実施例にＪ、り訂述したところからも明らかな如く、本
発明の方法によると、局在状態の少ない構造敏感なアモ
ルファス半導体の薄膜を、再現性良く得ることができる
。したがって太陽電池、薄膜トランジスタ等各種素子へ
の応用の逆が間かれ、有用である。
発明の方法によると、局在状態の少ない構造敏感なアモ
ルファス半導体の薄膜を、再現性良く得ることができる
。したがって太陽電池、薄膜トランジスタ等各種素子へ
の応用の逆が間かれ、有用である。
第１図は第１実論例で使用する装置の模式図、第２図は
グロー放電によりプラズマを発生づる様子を規わす模式
図、第３図は第２図において基板電極をバイアスし、プ
ラズマを上方へ遠去（〕る様子を現わり“模式図、第４
図はバイアス電圧に対する局在状態密度の特性を表ねづ
図、第５図は基板温度に対する水素ｍ度の特性を現わす
図、第６図は第２実施例で使用する装置の模式図である
。 １・・・反応容器 １１・・・基板電極１１
１・・・バイアス電源 １２・・・上部電極１２１・
・・グロー放電用電源 １４・・・ガス流路制御板 ２・・・基板 ３・・・プラズマ特許
出願人 日本電装株式会社 代理人 弁理上 大川 宏 同 弁理士 藤谷 修 同 弁理士 丸山明夫 ２５ ２０１５１０ ５ ０
グロー放電によりプラズマを発生づる様子を規わす模式
図、第３図は第２図において基板電極をバイアスし、プ
ラズマを上方へ遠去（〕る様子を現わり“模式図、第４
図はバイアス電圧に対する局在状態密度の特性を表ねづ
図、第５図は基板温度に対する水素ｍ度の特性を現わす
図、第６図は第２実施例で使用する装置の模式図である
。 １・・・反応容器 １１・・・基板電極１１
１・・・バイアス電源 １２・・・上部電極１２１・
・・グロー放電用電源 １４・・・ガス流路制御板 ２・・・基板 ３・・・プラズマ特許
出願人 日本電装株式会社 代理人 弁理上 大川 宏 同 弁理士 藤谷 修 同 弁理士 丸山明夫 ２５ ２０１５１０ ５ ０
Claims (5)
- （１）２つの電極間に、半導体材料を主成分とづる原料
ガスを流し、該電極に電ｊ１を印加し、該電極間にグロ
ー放電を発生さけて前記原料ガスをプラズマ状態とし、
１の電極に保持された基板上にアモルファス半導体の簿
膜を成長する、アモルファス半を体薄膜の製造方法にＪ
５いて、前記電極へ印加りる電圧が、基板保持電極方向
の直流成分を右づる交流電圧となるように、前記２つの
電極に電圧を印加し、該印加電圧によってプラズマ分布
を制御することを特徴とづ゛るアモルファス半導体薄膜
の製造方法。 - （２）前記基板を保持づる電極を負電位にバイアスし、
他の電極に高周波電圧を印加覆ることを特徴とする特許
請求の範囲第１項記載の製造方法。 - （３）前記基板を保持覆る７［極を設置し、他の電極に
高周波電圧を印加するどともに該他の電極を止電位にバ
イノノスすることを１ζ１１黴とＪる１！１防請求の範
囲第１項記載の製造方法。 - （４）前記原料ガスの流れが、基板に対し平行な層流と
なるにうに該原料ガスを電極間に導入４ることを１ｈ徹
とりる狛晶′１諸求の範囲第１項ないし第Ｓ３項記載の
製造方法。 - （５）前記１京料刀スは、子の主成分が３ｉＨ４である
ことを特徴とする特許請求の範囲第４項記載の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137593A JPS5927522A (ja) | 1982-08-07 | 1982-08-07 | アモルフアス半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137593A JPS5927522A (ja) | 1982-08-07 | 1982-08-07 | アモルフアス半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927522A true JPS5927522A (ja) | 1984-02-14 |
Family
ID=15202324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57137593A Pending JPS5927522A (ja) | 1982-08-07 | 1982-08-07 | アモルフアス半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927522A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237767A (ja) * | 1986-04-08 | 1987-10-17 | Tdk Corp | 光電変換素子 |
| JPS6384079A (ja) * | 1986-09-26 | 1988-04-14 | Sanyo Electric Co Ltd | 光起電力装置 |
| JPS63313872A (ja) * | 1987-06-17 | 1988-12-21 | Mitsubishi Heavy Ind Ltd | 非晶質薄膜の形成方法 |
| JPH0388359U (ja) * | 1989-12-26 | 1991-09-10 |
-
1982
- 1982-08-07 JP JP57137593A patent/JPS5927522A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237767A (ja) * | 1986-04-08 | 1987-10-17 | Tdk Corp | 光電変換素子 |
| JPS6384079A (ja) * | 1986-09-26 | 1988-04-14 | Sanyo Electric Co Ltd | 光起電力装置 |
| JPS63313872A (ja) * | 1987-06-17 | 1988-12-21 | Mitsubishi Heavy Ind Ltd | 非晶質薄膜の形成方法 |
| JPH0388359U (ja) * | 1989-12-26 | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06105691B2 (ja) | 炭素添加非晶質シリコン薄膜の製造方法 | |
| JPS60206018A (ja) | 半導体の製法 | |
| US5397737A (en) | Deposition of device quality low H content, amorphous silicon films | |
| JPH07230960A (ja) | プラズマｃｖｄ装置 | |
| JPS5927522A (ja) | アモルフアス半導体薄膜の製造方法 | |
| US4741919A (en) | Process for preparation of semiconductor device | |
| Madan et al. | Progress in high deposition rate amorphous and polycrystalline silicon materials using the pulsed plasma and hot wire CVD deposition techniques | |
| US4869976A (en) | Process for preparing semiconductor layer | |
| JPS6037118A (ja) | プラズマ気相反応方法 | |
| JPH0458173B2 (ja) | ||
| JP2540684B2 (ja) | 珪素を主成分とする半導体被膜の作製方法 | |
| JPS62199771A (ja) | 堆積膜形成法 | |
| JP3040247B2 (ja) | シリコン薄膜の製造法 | |
| JPH0562913A (ja) | 堆積膜の成膜方法 | |
| JP2649331B2 (ja) | プラズマ処理方法 | |
| JPH06291061A (ja) | アモルファスシリコン膜の形成方法 | |
| JPS62283899A (ja) | ＩｎＰ単結晶薄膜の製造方法 | |
| JPS6113616A (ja) | アモルフアスシリコン膜の成長装置 | |
| JPH07273041A (ja) | 半導体薄膜の形成方法 | |
| JPS6050974A (ja) | アモルフアス太陽電池の製造方法 | |
| JPS62144370A (ja) | 光電変換素子の製造方法 | |
| JPH0136695B2 (ja) | ||
| JPS59120240A (ja) | プラズマ気相反応装置 | |
| JPH01252516A (ja) | 微結晶シリコン極薄膜の作成方法 | |
| JPH04266015A (ja) | 水素化非晶質シリコン膜の作成方法 |