JPS592111B2 - 磁気バブルメモリ制御方式 - Google Patents
磁気バブルメモリ制御方式Info
- Publication number
- JPS592111B2 JPS592111B2 JP7570379A JP7570379A JPS592111B2 JP S592111 B2 JPS592111 B2 JP S592111B2 JP 7570379 A JP7570379 A JP 7570379A JP 7570379 A JP7570379 A JP 7570379A JP S592111 B2 JPS592111 B2 JP S592111B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- magnetic bubble
- time
- data
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、磁気バブルメモリに対する大量連続アドレス
に渡るデータ転送時に、データ転送速度を向上させるた
めの制御方式に関する。
に渡るデータ転送時に、データ転送速度を向上させるた
めの制御方式に関する。
第１図により従来の磁気バブルメモリにおけるアクセス
制御方式を説明する。
制御方式を説明する。
磁気バブルメモリＭＢＭ２０は並列駆動可能な複数個の
記憶ユニットＭＢＵ２５Ｏ、２５１、２５２、・・・２
５７を含み、データ転送制御部２１、データバス２６０
、２６１経由で上位装置、例えばデータチャネル装置Ｄ
ＣＨＩＯとのデータ転送を行なう。
記憶ユニットＭＢＵ２５Ｏ、２５１、２５２、・・・２
５７を含み、データ転送制御部２１、データバス２６０
、２６１経由で上位装置、例えばデータチャネル装置Ｄ
ＣＨＩＯとのデータ転送を行なう。
データ転送タイミング信号等のＭＢＵ２５Ｏ、２５１、
２５２、・・・２５７に対する各種制御信号は、アドレ
スレジスタ２３０に格納された磁気バブルメモリ内アド
レス情報に基き、アドレスマッチ制御部２２で作成され
、制御信号線２７２、２７０経由でデータ転送制御部２
１とＭＢＵ２５Ｏ、２５１、２５２、・・・２５？に対
して送出される。例えば、磁気バブルメモリ２０からデ
ータをリードするという要求が発生した場合には、まず
磁気バブルメモリ２０内のいずれのアドレスからのリー
ドかを示すアドレス情報がデータチャネル装置１０より
送られ、データバス２６０経由でアドレスレジスタ２３
０に格納される。
２５２、・・・２５７に対する各種制御信号は、アドレ
スレジスタ２３０に格納された磁気バブルメモリ内アド
レス情報に基き、アドレスマッチ制御部２２で作成され
、制御信号線２７２、２７０経由でデータ転送制御部２
１とＭＢＵ２５Ｏ、２５１、２５２、・・・２５？に対
して送出される。例えば、磁気バブルメモリ２０からデ
ータをリードするという要求が発生した場合には、まず
磁気バブルメモリ２０内のいずれのアドレスからのリー
ドかを示すアドレス情報がデータチャネル装置１０より
送られ、データバス２６０経由でアドレスレジスタ２３
０に格納される。
アドレスマッチ制御部２２はこのアドレス情報により該
当により該当アドレスを含む記憶ユニット、例えば記憶
ユニット２５０の回転磁界を起動する。以後、ＭＢＵ２
５０内の各磁気バブルチップの磁気バブルは回転磁界の
１周期ごとに次のビット位置に転送される。
当により該当アドレスを含む記憶ユニット、例えば記憶
ユニット２５０の回転磁界を起動する。以後、ＭＢＵ２
５０内の各磁気バブルチップの磁気バブルは回転磁界の
１周期ごとに次のビット位置に転送される。
同時にアドレスマッチ制御部２２では、内部に持つカウ
ンタにより磁気バブルの転送位置を計数し、かつアドレ
ス情報より得られる各種制御タイミング情報と上記カウ
ンタの値を比較して両者が一致した時に、制御信号線２
１２と２７０経由で転送制御部２１とＭＢＵ２５０に対
し制御信号を送出する。すなわち、まずリードされるア
ドレスに相当する磁気バブルが磁気バブルチップ内のト
ランスフアゲート部に到達した時点にアドレスマツチ制
御部２２からＭＢＵ２５Ｏに対してトランスフアアウト
信号が送出され、ＭＢＵ２５Ｏ内の各磁気バブルチツプ
でトランスフアゲート部にちようど到達した磁気バブル
のみがマイナループ内から一斉にメジヤループ上に移送
（トランスフアアウト）される。
ンタにより磁気バブルの転送位置を計数し、かつアドレ
ス情報より得られる各種制御タイミング情報と上記カウ
ンタの値を比較して両者が一致した時に、制御信号線２
１２と２７０経由で転送制御部２１とＭＢＵ２５０に対
し制御信号を送出する。すなわち、まずリードされるア
ドレスに相当する磁気バブルが磁気バブルチップ内のト
ランスフアゲート部に到達した時点にアドレスマツチ制
御部２２からＭＢＵ２５Ｏに対してトランスフアアウト
信号が送出され、ＭＢＵ２５Ｏ内の各磁気バブルチツプ
でトランスフアゲート部にちようど到達した磁気バブル
のみがマイナループ内から一斉にメジヤループ上に移送
（トランスフアアウト）される。
その後、該当磁気バブルが各磁気バブルチツプ内デイテ
クタ部に到達した時点にアドレスマツチ制御部２２から
データ転送制御部２１とＭＢＵ２５Ｏに対してデータ転
送タイミング信号が送出され、該当アドレスの磁気バブ
ル情報はデイテクタ部で読み取られてデータバス２６１
、データ転送制御部２１、データバス２６０経由でデー
タチヤネル装置１０に送出される。ＭＢＵ２５Ｏ内各磁
気バブルチツプの該当アドレスに連続したアドレスは通
常デイテクタ部につぎつぎに到達する磁気バブルに与え
られており、データチヤネル装置１０よりデータ転送の
終了が通知されるまで連続したアドレスの磁気バブル情
報がつぎつぎにデイテクタ部で読み取られてデータチヤ
ネル装置１０に送出される。デイテクタ部で読み取られ
た後も該当磁気バブルはメジヤループ上を転送され、再
びトランスフアゲート部のもとの位置に戻つてきた時点
にアドレスマツチ制御部２２からＭＢＵ２５Ｏに対して
トランスフアイン信号が送出され、メジヤループ上にあ
つた各磁気バブルは一斉にメジヤループ上からマイナル
ープ内に移送（トランスフアイン）される。
クタ部に到達した時点にアドレスマツチ制御部２２から
データ転送制御部２１とＭＢＵ２５Ｏに対してデータ転
送タイミング信号が送出され、該当アドレスの磁気バブ
ル情報はデイテクタ部で読み取られてデータバス２６１
、データ転送制御部２１、データバス２６０経由でデー
タチヤネル装置１０に送出される。ＭＢＵ２５Ｏ内各磁
気バブルチツプの該当アドレスに連続したアドレスは通
常デイテクタ部につぎつぎに到達する磁気バブルに与え
られており、データチヤネル装置１０よりデータ転送の
終了が通知されるまで連続したアドレスの磁気バブル情
報がつぎつぎにデイテクタ部で読み取られてデータチヤ
ネル装置１０に送出される。デイテクタ部で読み取られ
た後も該当磁気バブルはメジヤループ上を転送され、再
びトランスフアゲート部のもとの位置に戻つてきた時点
にアドレスマツチ制御部２２からＭＢＵ２５Ｏに対して
トランスフアイン信号が送出され、メジヤループ上にあ
つた各磁気バブルは一斉にメジヤループ上からマイナル
ープ内に移送（トランスフアイン）される。
そして、マイナループ内に戻された磁気バブルがマイナ
ループ内のもとのピツト位置に到達した時点にアドレス
マツチ制御部２２は記憶ユニツト（更０）（２５０）に
対して回転磁界の停止を指示する。
ループ内のもとのピツト位置に到達した時点にアドレス
マツチ制御部２２は記憶ユニツト（更０）（２５０）に
対して回転磁界の停止を指示する。
磁気バブルメモリ２０にデータをライトするという要求
が発生した場合には、上記の動作説明中の「各磁気バブ
ルチツプのデイテクタ部に到達した磁気バプルを読み取
る］という動作を「各磁気バブルチツプのジエネレータ
部において磁気バプルを書き込む」という動作に置き換
えれば良い。
が発生した場合には、上記の動作説明中の「各磁気バブ
ルチツプのデイテクタ部に到達した磁気バプルを読み取
る］という動作を「各磁気バブルチツプのジエネレータ
部において磁気バプルを書き込む」という動作に置き換
えれば良い。
このような従来の磁気バブルメモリ２０に対して大量連
続アドレスに渡るデータ転送の要求が発生した場合、す
なわち第２図に示す動作タイムチヤートにおいて、記憶
ユニツト（ＭＢＵＯ）（２５０）で一度にトランスフア
アウトＴＯＯされた磁気バブルがデイテクタ部でつぎつ
ぎに読み取られＲ。、メジヤループ上にある最後の磁気
バブル情報が読み取られた時点（第２図の時刻Ｔ２）に
おいてもデータチヤネル装置１０よりデータ転送の終了
が通知されない場合には、次のような処理が行なわれて
いた。時刻Ｔ２〜Ｔ４においては、データ転送が既に終
了（例えば時刻ｔ１でリードが終了）していた場合と同
様に、アドレスマツチ制御部２２は時刻Ｔ３でＭＢＵＯ
に対してトランスフアインＴｉＯを指示し、続いて時刻
Ｔ４で回転磁界の停止を指示する。
続アドレスに渡るデータ転送の要求が発生した場合、す
なわち第２図に示す動作タイムチヤートにおいて、記憶
ユニツト（ＭＢＵＯ）（２５０）で一度にトランスフア
アウトＴＯＯされた磁気バブルがデイテクタ部でつぎつ
ぎに読み取られＲ。、メジヤループ上にある最後の磁気
バブル情報が読み取られた時点（第２図の時刻Ｔ２）に
おいてもデータチヤネル装置１０よりデータ転送の終了
が通知されない場合には、次のような処理が行なわれて
いた。時刻Ｔ２〜Ｔ４においては、データ転送が既に終
了（例えば時刻ｔ１でリードが終了）していた場合と同
様に、アドレスマツチ制御部２２は時刻Ｔ３でＭＢＵＯ
に対してトランスフアインＴｉＯを指示し、続いて時刻
Ｔ４で回転磁界の停止を指示する。
（データ転送が時刻ｔ１等で既に終了していた場合は磁
気バブルメモリ２０の動作はここで終了し、再びデータ
チヤネル装置１０より起動がかかるまで待ちの状態とな
る。）一方、時刻Ｔ２においてデータ転送の終了が通知
されない場合には、時刻Ｔ４でアドレスマツチ制御部２
２の指示によりＭＢＵＯ（２５０）で最後にリードされ
たアドレスの次のアドレスをアドレス生成回路２４によ
り生成し、データ線２７１経由でアドレスレジスタ２３
０に格納する。
気バブルメモリ２０の動作はここで終了し、再びデータ
チヤネル装置１０より起動がかかるまで待ちの状態とな
る。）一方、時刻Ｔ２においてデータ転送の終了が通知
されない場合には、時刻Ｔ４でアドレスマツチ制御部２
２の指示によりＭＢＵＯ（２５０）で最後にリードされ
たアドレスの次のアドレスをアドレス生成回路２４によ
り生成し、データ線２７１経由でアドレスレジスタ２３
０に格納する。
通常ＭＢＵＯ（２５０）で最後にリードされたアドレス
の次のアドレスはＭＢＵＯ（２５０）と異なるＭＢＵｌ
（２５１）に割り付けられており、アドレスマツチ制御
部２２は時刻Ｔ４からＭＢＵｌ（２５１）の回転磁界を
起動し、時刻Ｔ。−Ｔ４でＭＢＵＯ（２５０）を制御し
たと同様に時刻Ｔ４〜Ｔ７でＭＢＵｌ（２５１）を制御
する。そしてＭＢＵｌ（２５１）で一度にトランスフア
アウトＴＯｔされた磁気バブルのうち最後の磁気バブル
情報が読み取られた時点（時刻Ｔ６）においてもデータ
チヤネル装置１０よりデータ転送の終了が通知されない
場合には、時刻Ｔ７でＭＢＵｌ（２５１）で最後にリー
ドされたアドレスの次のアドレスをアドレス生成回路２
４により生成し、アドレスレジスタ２３０に格納する。
そこで時刻Ｔ７からは例えばＭＢＵ２（２５２）の回転
磁界が起動され、以下ＭＢＵ２（２５２）に対して上記
と同様な制御が行なわれる。この従来の磁気バブルメモ
リ２０における大量連続アドレスに渡るデータ転送の処
理方法では、第２図における時刻Ｔ２〜Ｔ５，ｔ６〜Ｔ
８の間で実際のデータ転送が行なわれず平均データ転送
速度が低いという欠点があつた。
の次のアドレスはＭＢＵＯ（２５０）と異なるＭＢＵｌ
（２５１）に割り付けられており、アドレスマツチ制御
部２２は時刻Ｔ４からＭＢＵｌ（２５１）の回転磁界を
起動し、時刻Ｔ。−Ｔ４でＭＢＵＯ（２５０）を制御し
たと同様に時刻Ｔ４〜Ｔ７でＭＢＵｌ（２５１）を制御
する。そしてＭＢＵｌ（２５１）で一度にトランスフア
アウトＴＯｔされた磁気バブルのうち最後の磁気バブル
情報が読み取られた時点（時刻Ｔ６）においてもデータ
チヤネル装置１０よりデータ転送の終了が通知されない
場合には、時刻Ｔ７でＭＢＵｌ（２５１）で最後にリー
ドされたアドレスの次のアドレスをアドレス生成回路２
４により生成し、アドレスレジスタ２３０に格納する。
そこで時刻Ｔ７からは例えばＭＢＵ２（２５２）の回転
磁界が起動され、以下ＭＢＵ２（２５２）に対して上記
と同様な制御が行なわれる。この従来の磁気バブルメモ
リ２０における大量連続アドレスに渡るデータ転送の処
理方法では、第２図における時刻Ｔ２〜Ｔ５，ｔ６〜Ｔ
８の間で実際のデータ転送が行なわれず平均データ転送
速度が低いという欠点があつた。
本発明の目的は、上記した従来の欠点をなくし、磁気バ
ブルメモリの大量連続アドレスに渡るデータ転送の処理
方法における空き時間を減少させ、データ転送速度を向
上させる磁気バブルメモリ制御方式を提供するにある。
ブルメモリの大量連続アドレスに渡るデータ転送の処理
方法における空き時間を減少させ、データ転送速度を向
上させる磁気バブルメモリ制御方式を提供するにある。
上記目的を達成するために、本発明は、第２図における
時刻Ｔ２〜Ｔ５，ｔ６〜Ｔ８．の間のデータ転送の空き
時間を少なくするために第３図のような動作タイムチヤ
ートを実現するものである。
時刻Ｔ２〜Ｔ５，ｔ６〜Ｔ８．の間のデータ転送の空き
時間を少なくするために第３図のような動作タイムチヤ
ートを実現するものである。
すなわち、同時に駆動しなければならない記憶ユニツト
（ＭＢＵ）の個数分だけのアドレスレジスタを設け、最
初のアドレスレジスタにはデータ転送が始まる先頭アド
レスを格納し、次のアドレスレジスタにはデータ転送の
アドレスが次のＭＢＵに渡つた時の先頭アドレスを格納
し、その次のアドレスレジスタにはデータ転送のアドレ
スが更に次のＭＢＵに渡つた時の先頭アドレスを格納し
、以下同様にアドレスレジスタにアドレス情報を格納す
る。そして、第１の記憶ユニツトＭＢＵの回転〉磁界を
１駆動中の時刻に、第２のＭＢＵの回転磁界を１駆動し
て第１のＭＢＵの最後のアドレスのデータ転送が終了す
ると、わずかの時間の後に第２のＭＢＵで次のアドレス
のデータ転送が再開されるというように、アドレスレジ
スタの個数分だけの 二ＭＢＵを同時に並例駆動する。
また、あるアドレスレジスタに格納されていたアドレス
情報を含むＭＢＵに対する制御が終了すると、そのアド
レスレジスタには、アドレスレジスタ群の中に格納され
ているアドレス情報のうちの最終のアドレスを３含むＭ
ＢＵからデータ転送のアドレスが更に次のＭＢＵに渡つ
た時の先頭アドレスが格納される。以下、第３図、第４
図に従い、本発明の一実施例を説明する。第４図の磁気
バブルメモリ３０が第１図の磁気バブルメモリ２０と異
なる点は、４３個のアドレスレジスタ３３０，３３１，
３３２，３３３を設けた点にある。この磁気バブルメモ
リ３０からデータをリードするという要求が発生した場
合には、まず磁気バブルメモリ３０内のいずれのアドレ
スからのりードかを示すアドレス情報、例えばＭＢＵＯ
（３５０）内のアドレスがデータチヤネル装置１０より
送られ、データバス３６０経由で第１のアドレスレジス
タ３３０に格納される。
（ＭＢＵ）の個数分だけのアドレスレジスタを設け、最
初のアドレスレジスタにはデータ転送が始まる先頭アド
レスを格納し、次のアドレスレジスタにはデータ転送の
アドレスが次のＭＢＵに渡つた時の先頭アドレスを格納
し、その次のアドレスレジスタにはデータ転送のアドレ
スが更に次のＭＢＵに渡つた時の先頭アドレスを格納し
、以下同様にアドレスレジスタにアドレス情報を格納す
る。そして、第１の記憶ユニツトＭＢＵの回転〉磁界を
１駆動中の時刻に、第２のＭＢＵの回転磁界を１駆動し
て第１のＭＢＵの最後のアドレスのデータ転送が終了す
ると、わずかの時間の後に第２のＭＢＵで次のアドレス
のデータ転送が再開されるというように、アドレスレジ
スタの個数分だけの 二ＭＢＵを同時に並例駆動する。
また、あるアドレスレジスタに格納されていたアドレス
情報を含むＭＢＵに対する制御が終了すると、そのアド
レスレジスタには、アドレスレジスタ群の中に格納され
ているアドレス情報のうちの最終のアドレスを３含むＭ
ＢＵからデータ転送のアドレスが更に次のＭＢＵに渡つ
た時の先頭アドレスが格納される。以下、第３図、第４
図に従い、本発明の一実施例を説明する。第４図の磁気
バブルメモリ３０が第１図の磁気バブルメモリ２０と異
なる点は、４３個のアドレスレジスタ３３０，３３１，
３３２，３３３を設けた点にある。この磁気バブルメモ
リ３０からデータをリードするという要求が発生した場
合には、まず磁気バブルメモリ３０内のいずれのアドレ
スからのりードかを示すアドレス情報、例えばＭＢＵＯ
（３５０）内のアドレスがデータチヤネル装置１０より
送られ、データバス３６０経由で第１のアドレスレジス
タ３３０に格納される。
続いて、データ転送のアドレスが次のＭＢＵ（例えばＭ
ＢＵｌ）に渡つた時の先頭アドレスがアドレス生成回路
３４で生成され、第２のアドレスレジスタ３３１に格納
される。以下同様に、その次のＭＢＵ（例えばＭＢＵ２
）、更にその次のＭＢＵ（例えばＭＢＵ３）にデータ転
送のアドレスが渡つた時の先頭アドレスがアドレス生成
回路３４で生成され、それぞれ第３のアドレスレジスタ
３３２、第４のアドレスレジスタ３３３に格納される。
アドレスマツチ制御部３２は、この時点（時刻ＴＯ）で
第１のアドレスレジスタ３３０に格納されたアドレスを
含むＭＢＵＯ（３５０）の回転磁界を起動する。
ＢＵｌ）に渡つた時の先頭アドレスがアドレス生成回路
３４で生成され、第２のアドレスレジスタ３３１に格納
される。以下同様に、その次のＭＢＵ（例えばＭＢＵ２
）、更にその次のＭＢＵ（例えばＭＢＵ３）にデータ転
送のアドレスが渡つた時の先頭アドレスがアドレス生成
回路３４で生成され、それぞれ第３のアドレスレジスタ
３３２、第４のアドレスレジスタ３３３に格納される。
アドレスマツチ制御部３２は、この時点（時刻ＴＯ）で
第１のアドレスレジスタ３３０に格納されたアドレスを
含むＭＢＵＯ（３５０）の回転磁界を起動する。
第３図における時刻ｔ１までの制御は従来の磁気バブル
メモリ２０と同様であるが、時刻ｔ１（例えばＴ，Ｚ５
ｉ＋し＋ＴＯ）でアドレスマツチ制御部３２は第２のア
ドレスレジスタ３３１に格納されたアドレスを含むＭＢ
Ｕｌ（３５１）の回転磁界をも起動する。時刻ｔ１〜Ｔ
２の間では、アドレスマツチ制御部３２は第１および第
２のアドレスレジスタ３３０，３３１に格納されたアド
レス情報より得られる各種制御タイミング情報とアドレ
スマツチ制御部３２内の磁気バブルの転送位置を計数す
るカウンタの値をそれぞれ比較し、一致すると一致した
側のアドレスを含むＭＢＵ（すなわちＭＢＵＯｌ又はＭ
ＢＵｌ）、およびデータ転送制御部３１に対して制御信
号を送出する。時刻Ｔ２（Ｔ２−ｔ１ζｔ１−ＴＯ）で
アドレスマツチ制御部３２は第３のアドレスレジスタ３
３２に格納されたアドレスを含むＭＢＵ２（３５２）の
回転磁界をも起動する。
メモリ２０と同様であるが、時刻ｔ１（例えばＴ，Ｚ５
ｉ＋し＋ＴＯ）でアドレスマツチ制御部３２は第２のア
ドレスレジスタ３３１に格納されたアドレスを含むＭＢ
Ｕｌ（３５１）の回転磁界をも起動する。時刻ｔ１〜Ｔ
２の間では、アドレスマツチ制御部３２は第１および第
２のアドレスレジスタ３３０，３３１に格納されたアド
レス情報より得られる各種制御タイミング情報とアドレ
スマツチ制御部３２内の磁気バブルの転送位置を計数す
るカウンタの値をそれぞれ比較し、一致すると一致した
側のアドレスを含むＭＢＵ（すなわちＭＢＵＯｌ又はＭ
ＢＵｌ）、およびデータ転送制御部３１に対して制御信
号を送出する。時刻Ｔ２（Ｔ２−ｔ１ζｔ１−ＴＯ）で
アドレスマツチ制御部３２は第３のアドレスレジスタ３
３２に格納されたアドレスを含むＭＢＵ２（３５２）の
回転磁界をも起動する。
そこで、時刻Ｔ２−Ｔ５の間ではアドレスマツチ制御部
３２はＭＢＵＯ（３５０），ＭＢＵｌ（３５１），ＭＢ
Ｕ２（３５２）を並列駆動し、ほぼこの時刻にＭＢＵＯ
（３５０）からデータを読み取りＲぃ一方でＭＢＵｌ（
３５１）ではトランスフアアウトＴＯｌが行なわれる。
時刻Ｔ３（Ｔ３−Ｔ２均ｔ１−ＴＯ）でアドレスマツチ
制御部３２は第４のアドレスレジスタ３３３に格納され
たアドレスを含むＭＢＵ３（図示省略）の回転磁界をも
起動する。又時刻Ｔ３の少し前にＭＢＵＯ（３５０）で
一度にトランスフアアウトされた磁気バブルのうち、最
後のアドレスにあたる磁気バブル情報が読み取られてい
る。そこで、時刻Ｔ３〜Ｔ４の間ではアドレスマツチ制
御部３２はＭＢＵＯ，ＭＢＵｌ，ＭＢＵ２，ＭＢＵ３を
並列，駆動し、ほぼこの時刻にＭＢＵｌ（３５１）から
データを読み取り（Ｒ１）、一方でＭＢＵＯ（３５０）
ではトランスフアイン（ＴｉＯ）が、ＭＢＵ２（３５２
）ではトランスフアアウト（ＴＯ２）が行なわれる０時
刻Ｔ４（Ｔ４−Ｔ３−ｔ１−ＴＯ）において、ＭＢＵＯ
（３５０）の回転磁界が停止され、ＭＢＵＯ（３５０）
に対する制御が終了するので第１のアドレスし・ジスタ
３３０に格納されていたアドレス情報が不要となる。そ
こで、時刻Ｔ４でデータ転送のアドレスが第４のアドレ
スレジスタ３３３に格納されているアドレスを含むＭＢ
Ｕ（ＭＢＵ３）から更に次のＭＢＵ（ＭＢＵ４）に渡つ
た時の先頭アドレスがアドレス生成回路３４で生成され
、第１のアドレスレジスタ３３０に格納される。又時刻
Ｔ４でＭＢＵ４の回転磁界が起動され、ほぼこの時刻に
データの読み取りはＭＢＵｌからＭＢＵ２に移る。そこ
で時刻Ｔ４〜Ｔ５の間では、アドレスマツチ制御部３２
はＭＢＵｌ，ＭＢＵ２，ＭＢＵ３，ＭＢＵ４を並列１駆
動し、ほぼこの時刻にＭＢＵ２からデータを読み取り、
（Ｒ２）、一方でＭＢＵｌではトランスフアイン（Ｔｌ
ｌ）が、ＭＢＵ３ではトランスフアアウト（ＴＯ３）が
行なわれる。時刻Ｔ５（Ｔ５−Ｔ４？ｔ１−ＴＯ）にお
いて、ＭＢＵｌの回転磁界が停止され、ＭＢＵｌに対す
る制御が終了するので第２のアドレスレジスタ３３１に
格納されていたアドレス情報が不要となる。そこで時刻
Ｔ５で、データ転送のアドレスが第１のアドレスレジス
タ３３０に格納されているアドレスを含むＭＢＵ（ＭＢ
Ｕ４）から更に次のＭＢＵ（ＭＢＵ５）に渡つた時の先
頭アドレスがアドレス生成回路３４で生成され、第２の
アドレスレジスタ３３１に格納される。又時刻Ｔ５でＭ
ＢＵ５の回転磁界が起動され、ほぼこの時刻にデータの
読み取りはＭＢＵ２からＭＢＵ３に移る。以下同様の制
御がデータチヤネル装置１０からデータ転送の終了が通
知されるまで続く。上記動作の説明では、ＭＢＵＯ，Ｍ
ＢＵｌ，ＭＢＵ２，ＭＢＵ３，ＭＢＵ４の回転磁界はそ
れぞれ時刻Ｔ。
３２はＭＢＵＯ（３５０），ＭＢＵｌ（３５１），ＭＢ
Ｕ２（３５２）を並列駆動し、ほぼこの時刻にＭＢＵＯ
（３５０）からデータを読み取りＲぃ一方でＭＢＵｌ（
３５１）ではトランスフアアウトＴＯｌが行なわれる。
時刻Ｔ３（Ｔ３−Ｔ２均ｔ１−ＴＯ）でアドレスマツチ
制御部３２は第４のアドレスレジスタ３３３に格納され
たアドレスを含むＭＢＵ３（図示省略）の回転磁界をも
起動する。又時刻Ｔ３の少し前にＭＢＵＯ（３５０）で
一度にトランスフアアウトされた磁気バブルのうち、最
後のアドレスにあたる磁気バブル情報が読み取られてい
る。そこで、時刻Ｔ３〜Ｔ４の間ではアドレスマツチ制
御部３２はＭＢＵＯ，ＭＢＵｌ，ＭＢＵ２，ＭＢＵ３を
並列，駆動し、ほぼこの時刻にＭＢＵｌ（３５１）から
データを読み取り（Ｒ１）、一方でＭＢＵＯ（３５０）
ではトランスフアイン（ＴｉＯ）が、ＭＢＵ２（３５２
）ではトランスフアアウト（ＴＯ２）が行なわれる０時
刻Ｔ４（Ｔ４−Ｔ３−ｔ１−ＴＯ）において、ＭＢＵＯ
（３５０）の回転磁界が停止され、ＭＢＵＯ（３５０）
に対する制御が終了するので第１のアドレスし・ジスタ
３３０に格納されていたアドレス情報が不要となる。そ
こで、時刻Ｔ４でデータ転送のアドレスが第４のアドレ
スレジスタ３３３に格納されているアドレスを含むＭＢ
Ｕ（ＭＢＵ３）から更に次のＭＢＵ（ＭＢＵ４）に渡つ
た時の先頭アドレスがアドレス生成回路３４で生成され
、第１のアドレスレジスタ３３０に格納される。又時刻
Ｔ４でＭＢＵ４の回転磁界が起動され、ほぼこの時刻に
データの読み取りはＭＢＵｌからＭＢＵ２に移る。そこ
で時刻Ｔ４〜Ｔ５の間では、アドレスマツチ制御部３２
はＭＢＵｌ，ＭＢＵ２，ＭＢＵ３，ＭＢＵ４を並列１駆
動し、ほぼこの時刻にＭＢＵ２からデータを読み取り、
（Ｒ２）、一方でＭＢＵｌではトランスフアイン（Ｔｌ
ｌ）が、ＭＢＵ３ではトランスフアアウト（ＴＯ３）が
行なわれる。時刻Ｔ５（Ｔ５−Ｔ４？ｔ１−ＴＯ）にお
いて、ＭＢＵｌの回転磁界が停止され、ＭＢＵｌに対す
る制御が終了するので第２のアドレスレジスタ３３１に
格納されていたアドレス情報が不要となる。そこで時刻
Ｔ５で、データ転送のアドレスが第１のアドレスレジス
タ３３０に格納されているアドレスを含むＭＢＵ（ＭＢ
Ｕ４）から更に次のＭＢＵ（ＭＢＵ５）に渡つた時の先
頭アドレスがアドレス生成回路３４で生成され、第２の
アドレスレジスタ３３１に格納される。又時刻Ｔ５でＭ
ＢＵ５の回転磁界が起動され、ほぼこの時刻にデータの
読み取りはＭＢＵ２からＭＢＵ３に移る。以下同様の制
御がデータチヤネル装置１０からデータ転送の終了が通
知されるまで続く。上記動作の説明では、ＭＢＵＯ，Ｍ
ＢＵｌ，ＭＢＵ２，ＭＢＵ３，ＭＢＵ４の回転磁界はそ
れぞれ時刻Ｔ。
，ｔｌ，ｔ２，ｔ３，ｔ４で起動され、時刻Ｔ４，ｔ５
・・・で停止するが、そのかわりに全ＭＢＵの回転磁界
を時刻Ｔ。で起動し、回転磁界の起動、停止以外の制御
をＭＢＵＯ，ＭＢＵｌ，ＭＢＵ２，ＭＢＵ３，ＭＢＵ４
に対してそれぞれ時刻Ｔ。−Ｔ４，ｔｌ〜Ｔ５・・・の
間だけ有効とさせても良い。この場合、回転磁界の停止
はデータチヤネル装置１０からデータ転送の終了が通知
されてから後の適当な停止時刻で全ＭＢＵに対して指示
される。また上記動作の説明では、時刻Ｔ４で第１のア
ドレスレジスタ３３０にＭＢＵ４内のアドレスを格納し
、この時刻からＭＢＵ４の回転磁界を起動したが、時刻
Ｔ４で第１のアドレスレジスタ３３０にＭＢＵＯ内のア
ドレスを格納し、この時刻からＭＢＵＯの回転磁界を再
度起動するというようなアドレス割付けがなされていて
も良い。
・・・で停止するが、そのかわりに全ＭＢＵの回転磁界
を時刻Ｔ。で起動し、回転磁界の起動、停止以外の制御
をＭＢＵＯ，ＭＢＵｌ，ＭＢＵ２，ＭＢＵ３，ＭＢＵ４
に対してそれぞれ時刻Ｔ。−Ｔ４，ｔｌ〜Ｔ５・・・の
間だけ有効とさせても良い。この場合、回転磁界の停止
はデータチヤネル装置１０からデータ転送の終了が通知
されてから後の適当な停止時刻で全ＭＢＵに対して指示
される。また上記動作の説明では、時刻Ｔ４で第１のア
ドレスレジスタ３３０にＭＢＵ４内のアドレスを格納し
、この時刻からＭＢＵ４の回転磁界を起動したが、時刻
Ｔ４で第１のアドレスレジスタ３３０にＭＢＵＯ内のア
ドレスを格納し、この時刻からＭＢＵＯの回転磁界を再
度起動するというようなアドレス割付けがなされていて
も良い。
以上説明したように本発明によれば、大量連続アドレス
に渡るデータ転送時に、ほぼ連続してデータ転送を行な
うことができ、データ転送速度が著じるしく向上する。
に渡るデータ転送時に、ほぼ連続してデータ転送を行な
うことができ、データ転送速度が著じるしく向上する。
例えば、一般的な磁気バブル素子で考えると、従来の制
御方式に比ベデータ転送速度が約４倍に向上する。
御方式に比ベデータ転送速度が約４倍に向上する。
第１図は従来の磁気バブルメモリのプロツク図、第２図
は第１図の磁気バブルメモリの動作々イムチヤート、第
４図は本発明の１実施例による磁気バブルメモリのプロ
ツク図、第３図は第４図の磁気バブルメモリの動作タイ
ムチヤートである。 １０・・・・・・データチヤネル装置（ＤＣＨ）、３０
・・・・・・磁気バブルメモリ（ＭＢＭ）、３１・・・
・・・データ転送制御部、３２・・・・・・アドレスマ
ツチ制御部、３３０，３３１，３３２，３３３・・・・
・・アドレスレジスタ、３４・・・・・・アドレス生成
回路、３５０，３５１，３５２，３５７・・・・・・記
憶ユニツト（ＭＢＵ）、３６０，３６１・・・・・・デ
ータバス、３７０，３７２・・・・・・制御信号線、３
７１・・・・・・データ線、ＴＯＯ〜ＴＣ４・・・・・
・トランスフアアウト、ＴｉＯ−Ｔｉ４・・・・・・ト
ランスフアイン、ＲＯ−Ｒ４・・・・・・データリード
。
は第１図の磁気バブルメモリの動作々イムチヤート、第
４図は本発明の１実施例による磁気バブルメモリのプロ
ツク図、第３図は第４図の磁気バブルメモリの動作タイ
ムチヤートである。 １０・・・・・・データチヤネル装置（ＤＣＨ）、３０
・・・・・・磁気バブルメモリ（ＭＢＭ）、３１・・・
・・・データ転送制御部、３２・・・・・・アドレスマ
ツチ制御部、３３０，３３１，３３２，３３３・・・・
・・アドレスレジスタ、３４・・・・・・アドレス生成
回路、３５０，３５１，３５２，３５７・・・・・・記
憶ユニツト（ＭＢＵ）、３６０，３６１・・・・・・デ
ータバス、３７０，３７２・・・・・・制御信号線、３
７１・・・・・・データ線、ＴＯＯ〜ＴＣ４・・・・・
・トランスフアアウト、ＴｉＯ−Ｔｉ４・・・・・・ト
ランスフアイン、ＲＯ−Ｒ４・・・・・・データリード
。
Claims (1)
- １ 複数個の記憶ユニットを有する磁気バブルメモリに
おいて、磁気バブルメモリ内のアドレスを格納する複数
個のアドレス格納手段と、大量連続アドレスに渡るデー
タ転送時に、アクセスされる記憶ユニットごとの互いに
従属した先頭アドレスを生成するアドレス生成手段とを
設け該アドレス生成手段により生成される複数個のアド
レスを前記複数個のアドレス格納手段にそれぞれ格納し
、該アドレス格納手段に格納されたアドレスを含む記憶
ユニットを並列駆動することを特徴とする磁気バブルメ
モリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7570379A JPS592111B2 (ja) | 1979-06-18 | 1979-06-18 | 磁気バブルメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7570379A JPS592111B2 (ja) | 1979-06-18 | 1979-06-18 | 磁気バブルメモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS563487A JPS563487A (en) | 1981-01-14 |
| JPS592111B2 true JPS592111B2 (ja) | 1984-01-17 |
Family
ID=13583840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7570379A Expired JPS592111B2 (ja) | 1979-06-18 | 1979-06-18 | 磁気バブルメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592111B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10803965B2 (en) | 2018-09-14 | 2020-10-13 | Toshiba Memory Corporation | Semiconductor memory device and erase verify operation |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061982A (ja) * | 1983-09-14 | 1985-04-09 | Fujitsu Ltd | 磁気バブル記憶装置 |
| JPS60182589A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 磁気バブル記憶装置のデ−タ転送方式 |
| JPS61233492A (ja) * | 1985-04-09 | 1986-10-17 | Fujitsu Ltd | 磁気バブル記憶装置 |
| JPH0688703A (ja) * | 1991-08-21 | 1994-03-29 | Kansai Electric Power Co Inc:The | 保護被膜厚測定器 |
-
1979
- 1979-06-18 JP JP7570379A patent/JPS592111B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10803965B2 (en) | 2018-09-14 | 2020-10-13 | Toshiba Memory Corporation | Semiconductor memory device and erase verify operation |
| US11322212B2 (en) | 2018-09-14 | 2022-05-03 | Kioxia Corporation | Semiconductor memory device and erase verify operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS563487A (en) | 1981-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005322265A (ja) | 処理システム | |
| JPS592111B2 (ja) | 磁気バブルメモリ制御方式 | |
| JPS58129555U (ja) | インタ−リ−ブされた主記憶装置を具えたデ−タ処理システム | |
| JP2002236610A (ja) | バースト・アクセス・メモリシステム | |
| JPS5843777B2 (ja) | 回転形磁気記憶装置 | |
| JPS6232494B2 (ja) | ||
| JPS592110B2 (ja) | 磁気バブルメモリ制御方式 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JPH1124995A (ja) | アドレス変換用ｔｌｂアクセス制御方式 | |
| JPH05313824A (ja) | ディスク内蔵トレース装置の制御方法 | |
| JP2838912B2 (ja) | 半導体記憶装置 | |
| US3334338A (en) | Rapid access recording system | |
| KR880000995B1 (ko) | 기억장치 | |
| SU1160472A1 (ru) | Буферное запоминающее. устройство | |
| JPH04106793A (ja) | メモリインタフェース回路 | |
| JPS63306567A (ja) | 回転型記憶装置 | |
| JPS6095762A (ja) | 磁気デイスク制御装置 | |
| JPH07262127A (ja) | Ｉｃ試験装置 | |
| JPS61196323A (ja) | 回転形デイスク制御方式 | |
| SU1582202A1 (ru) | Устройство дл поиска информации на ленточном носителе записи | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS598188A (ja) | 磁気バブルメモリのアドレスサ−チ方式 | |
| JPH0752410B2 (ja) | キャッシュメモリ制御方式 | |
| JPH1196070A (ja) | メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 |