JPS592110B2 - 磁気バブルメモリ制御方式 - Google Patents

磁気バブルメモリ制御方式

Info

Publication number
JPS592110B2
JPS592110B2 JP7570279A JP7570279A JPS592110B2 JP S592110 B2 JPS592110 B2 JP S592110B2 JP 7570279 A JP7570279 A JP 7570279A JP 7570279 A JP7570279 A JP 7570279A JP S592110 B2 JPS592110 B2 JP S592110B2
Authority
JP
Japan
Prior art keywords
address
magnetic bubble
data transfer
bubble memory
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7570279A
Other languages
English (en)
Other versions
JPS563486A (en
Inventor
博 出羽
啓介 三瀬
正勝 布谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP7570279A priority Critical patent/JPS592110B2/ja
Publication of JPS563486A publication Critical patent/JPS563486A/ja
Publication of JPS592110B2 publication Critical patent/JPS592110B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、磁気バブルメモリに対する独立した複数のア
ドレスによるデータ転送の多重処理、および大量連続ア
ドレスに渡るデータ転送の制御方式に関する〇まず、第
1図により従来の磁気バブルメモリにおけるアクセス制
御方式を説明する。
磁気バブルメモリMBM20は並列駆動可能な複数個の
記憶ユニットMBU25O、251、252、・・・・
・・、257を含み、データ転送制御部21、データバ
ス26口、261経由で上位装置、例えばデータチャネ
ル装置DCHIOとのデータ転送を行なう。
データ転送タイミング信号等のMBU25O、251、
252、・・・・・・、257に対する各種制御信号は
アドレスレジスタ230に格納された磁気バブルメモリ
内アドレス情報に基き、アドレスマッチ制御部22で作
成され、制御信号線272、270経由でデータ転送制
御部21とMBU25O、251、252・・・、25
Tに対して送出される。例えば、磁気バブルメモリ20
からデータをリードするという要求が発生した場合には
、まず磁気バブルメモリ20内のいずれかのアドレスか
らのリードかを示すアドレス情報がデータチャネル装置
10より送られ、データバス260経由でアドレスレジ
スタ230に格納される。
アドレスマッチ制御部22はこのアドレス情報により該
当アドレスを含む記憶ユニット、例えば記憶ユニット2
50の回転磁界を起動する。以後、MBU250内の各
磁気バブルチップの磁気バブルは回転磁界の1周期ごと
に次のビット位置に転送される。
同時にアドレスマツチ制御部22では、内部に持つカウ
ンタにより磁気バブルの転送位置を計数し、かつアドレ
ス情報より得られる各種制御タイミング情報と上記カウ
ンタの値を比較して両者が一致した時に制御信号線27
2と270経由で転送制御部21とMBU25Oに対し
制御信号を送出する○すなわち、まずリードされるアド
レスに相当する磁気バブルが磁気バブルチツプ内のトラ
ンスフアゲート部に到達した時点にアドレスマツチ制御
部22からMBU25Oに対してトランスフアアウト信
号が送出され、MBU25O内の各磁気バブルチツプで
トランスフアゲート部にちようど到達した磁気バブルの
みがマイナループ内から一斉にメジヤループ上に移送(
トランスフアアウト)される。
その後、該当磁気バブルが各磁気バブルチツプ内デイテ
クタ部に到達した時点にアドレスマツチ制御部22から
データ転送制御部21とMBU25Oに対してデータ転
送タイミング信号が送出され、該当アドレスの磁気バブ
ル情報はデイテクタ部で読み取られてデータバス261
、データ転送制御部21、データバス260経由でデー
タチヤネル装置10に送出される。MBU25O内各磁
気バブルチツプの該当アドレスに連続したアドレスは通
常デイテクタ部につぎつぎに到達する磁気バブルに与え
られてお・り、データチヤネル装置10よりデータ転送
の終了が通知されるまで連続したアドレスの磁気バブル
情報がつぎつぎにデイテクタ部で読み取られてデータチ
ヤネル装置10に送出?れる。デイテクタ部で読み取ら
れた後も該当磁気バプルはメジヤループ上を転送され、
再びトランスフアゲート部のもとの位置に戻つてきた時
点にアドレスマツチ制御部22からMBU25Oに対し
てトランスフアイン信号が送出され、メジヤループ上に
あつた各磁気バブルは一斉にメジャループ上からマイナ
ループ内に移送(トランスフアイン)される。
そして、マイナループ内に戻された磁気バブルがマイナ
ループ内のもとのビツト位置に到達した時点にアドレス
マツチ制御部22は記憶ユニツト(MBUO)250に
対して回転磁界の停止を指示する。磁気バブルメモリ2
0にデータをライトするという要求が発生した場合には
、上記の動作説明中の「各磁気バブルチツプのデイテク
タ部に到達した磁気バブルを読み取る]という動作を「
各磁気バブルチツプのジエネレータ部において磁気バブ
ルを書き込む」という動作に置き換えれば良い。
このような従来の磁気バブルメモリ20に対して大量連
続アドレスに渡るデータ転送の要求が発生した場合、す
なわち第2図に示す動作タイムチヤートに卦いて、記憶
ユニツト(MBUO)250で一度にトランスフアアウ
ト(TOO)された磁気バブルがデイテクタ部でつぎつ
ぎに読み取られ(RO)、メジヤループ上にある最後の
磁気バブル情報が読み取られた時点(第2図の時刻T2
)に}いてもデータチヤネル装置10よりデータ転送の
終了が通知されない場合には、次のような処理が行なわ
れていた。時刻T2〜T4にむいては、データ転送が既
に終了(例えば時刻t1でリードが終了)していた場合
と同様にアドレスマツチ制御部22は時刻T3でMBU
Oに対してトランスフアイン(TiO)を指示し、続い
て時刻T4で回転磁界の停止を指示する。
(データ転送が時刻t1等で既に終了していた場合は磁
気バブルメモリ20の動作はここで終了し、再びデータ
チャネル装置10より起動がかかるまで待ちの状態とな
る。)一方、時刻T2にふ・いてデータ転送の終了が通
知されない場合には、時刻T4でアドレスマッチ制御部
22の指示によりMBUO(250)で最後にリードさ
れたアドレスの次のアドレスをアドレス生成回路24に
より生成し、データ線271経由でアドレスレジスタ2
30に格納する。
通常MBUO(250)で最後にリードされたアドレス
の次のアドレスはMBUO(250)と異なるMBIJ
l(251)に割り付けられて}り、アドレスマツチ制
御部22は時刻T4からMBUl(251)の回転磁界
を起動し、時刻T。−T4でMBUO(250)を制御
したと同様に時刻T4〜T7でMBUl(251)を制
御する。そしてMBUl(251)で一度にトランスフ
アアウトTOlされた磁気バプルのうち最後の磁気バブ
ル情報が読み取られた時点(時刻T6)に}いてもデー
タチヤネル装置10よりデータ転送の終了が通知されな
い場合には、時刻T7でMBUl(251)で最後にリ
ードされたアドレスの次のアドレスをアドレス生成回路
24により生成し、アドレスレジスタ230に格納する
。そこで時刻T7からは例比ばMBU2(252)の回
転磁界が起動され、以下MBU2(252)に対して上
記と同様な制御が行なわれる〇この従来の磁気バブルメ
モリ20に訃ける大量連続アドレスに渡るデータ転送の
処理方法では、第2図に}ける時刻T2〜T5,t6〜
T8の間で実際のデータ転送が行なわれず平均データ転
送速度が低いという欠点があつた。
また、かかる磁気バブルメモリ20にち・いては、独立
した複数のアドレスに対するデータ転送要求を処理する
ことができないという欠点があつた。一方、従来の磁気
バブルメモリにおいて、独立した複数のアドレスに対す
るデータ転送要求を処理しなければならない場合には、
磁気バブルメモリ30内に第3図に示すような複数個、
例えば4個のアドレスレジスタ330,331,332
,333を設け、それぞれのアドレスレジスタはデータ
バス360からアドレス情報を受取り、アドレスマツチ
制御部32にそのアドレス情報を送出するというプロツ
ク構成がとられていた。
例えば、磁気バブルメモリ30内の互いに独立な3個の
アドレスからデータをリードするという要求が発生した
場合には、まず磁気バブルメモリ30内のいずれのアド
レスからのリードかを示す3個のアドレス情報がデータ
チヤネル装置10より送られ、データバス360経由で
それぞれアドレスレジスタ330,331,332に格
納される。
3個のアドレス情報はすべて相異なるMBU内に含まれ
るように、あらかじめデータチヤネル装置10側で選ば
れているものとする。
アドレスマツチ制御部32はこのアドレス情報により該
当アドレスを含む記憶ユニツト、例えばMBU35O,
35l,352の回転磁界を第4図に示すように時刻T
。で起動する。そして、時刻T。
−TlOの間アドレスマツチ制御部32は3個のアドレ
スレジスタ330,331,332に格納されたアドレ
ス情報より得られる各種制御タイミング情報とアドレス
マツチ制御部32内の磁気バブルの転送位置を計数する
カウンタの値をそれぞれ比較し、一致すると一致したア
ドレスを含むMBU.訃よびデータ転送制御部31に対
して制御信号を送出する。すなわち、第4図に示す時刻
t1にお・いて、MBU35lに対してトランスフアア
ウトTOlを指示し、時刻T2,時刻T3に卦いてそれ
ぞれMBU35O,MBU352対しても同様にトラン
スフアアウトTOO,TO2を指示する。
時刻T4にむいて、MBU35O内のアドレスのリード
タイミングが来るのでMBU35Oとデータ転送制御部
31に対してデータ転送ROを指示する。次に時刻T5
,時刻T6に訃いてそれぞれMBU35lとMBU35
2、}よびデータ転送制御部31に対してデータ転送R
l,R2を指示する。そして例えばMBU352からの
リードR2が続いている時刻T7でMBU35lに対し
てトランスフアインTilを指示し、時刻T8、時刻T
9に卦いてそれぞれMBU35O,352に対しても同
様にトランスフアインTiO,Tl2を指示する0最後
に時刻TlOに訃いて、MBU35O,35l,352
の回転磁界を停止させ、磁気バブルメモリ30内の互い
に独立な3個のアドレスからデータをりードするという
要求の動作が終了する。しかしながら、この磁気バブル
メモリ30では、大量連続アドレスに渡るデータ転送の
要求を処理することができないという欠点がある○以上
のように、従来の磁気バブルメモリにおいては大量連続
アドレスに渡るデータ転送の処理の場合には、第1図の
磁気バブルメモリ20のような構成が必要となり、また
互いに独立な複数個のアドレスによるデータ転送の多重
処理の場合には、第3図の磁気バブルメモリ30のよう
な構成が必要であるという欠点があり、さらに大量連続
アドレスに渡るデータ転送の処理に卦いては平均データ
転送速度が低いという欠点があつた。
本発明の目的は、上記した従来方式の欠点をなくし、磁
気バブルメモリ内の互いに独立な複数個のアドレスから
のデータ転送、卦よび磁気バブルメモリ内の大量連続ア
ドレスに渡るデータ転送という2つの異なるアクセス形
態に対して共に制御可能な構成を有する磁気バブルメモ
リの制御方式を提供することにある。
かかる目的を達成するため、本発明は、従来の磁気バブ
ルメモリ内に複数個設けられているアドレスレジスタを
、2つの異なるアクセス形態に応じて使い分けるように
したものである。
すなわち、互いに独立な複数個のアドレスからのデータ
転送の場合には、データチヤネル装置より送られる互い
に独立な複数個のアドレス情報をそのまま複数個のアド
レスレジスタに格納し、一方大量連続アドレスに渡るデ
ータ転送の場合には、データチャネル装置より送られる
1個のアドレスを最初のアドレスレジスタにのみ格納し
、残りのアドレスレジスタには、データ転送のアドレス
が次のMBUlその次のMBUl又その次のMBU,・
・・に渡つた時の先頭アドレスを格納するものである〇
実際のデータ転送は、2つの異なるアクセス形態にかか
わらず格納されたアドレス情報によるのみでアドレスマ
ツチ制御部からのほとんど同様の制御により行なわれる
以下、第5図、第6図に従い本発明の1実施例を説明す
る。
第5図の磁気バブルメモリ40が第1図、第3図の従来
の磁気バブルメモリ20,30と大きく異なる点は、4
個のアドレスレジスタ430,431,432,433
への入力として、すべてデータチヤネル装置10からの
データバス460とアドレス生成回路44からのデータ
線471を設けた点にある。
この磁気バブルメモリ40に対するアクセスが、互いに
独立な複数個のアドレスからのデータ転送なのか、ある
いは大量連続アドレスに渡るデータ転送なのかを区別す
る手段は、例えば、この2つの異なるアクセス形態によ
りデータチヤネル装置10から磁気バブルメモリ40に
与える指令(コマンド)を変えるということで実現され
る。
そこで、例えば、磁気バブルメモリ40内の互いに独立
な3個のアドレスからデータをリードするという要求が
発生した場合には、アクセスが互いに独立な複数個のア
ドレスからのリードであるというリード指令と、3個の
アドレス情報がデータチヤネル装置10より送られ、ア
ドレス情報はデータバス460経由でそれぞれアドレス
レジスタ430,431,432に格納される。以後の
動作は第3図の従来の磁気バブルメモリ30と同様であ
る。一方、磁気バブルメモリ40内の大量連続アドレス
に渡るリードの要求が発生した場合には、まずアクセス
が大量連続アドレスに渡るリードであるというリード指
令と、磁気バブルメモリ40内のいずれのアドレスから
のリードかを示す1個のアドレス情報、例えばMBUO
(450)内のアドレスがデータチヤネル装置10より
送られ、この1個のアドレス情報はデータバス460経
由で第1のアドレスレジスタ430に格納される。
続いてデータ転送のアドレスが次のMBU(例えばMB
Ul)に渡つた時の先頭アドレスがアドレス生成回路4
4で生成され、第2のアドレスレジスタ431に格納さ
れる。以下同様に、その次のMBU(例えばMBU2)
、更にその次のMBU(例えばMBU3)にデータ転送
のアドレスが渡つた時の先頭アドレスがアドレス生成回
路44で生成され、それぞれ第3のアドレスレジスタ4
32、第4のアドレスレジスタ433に格納される。ア
ドレスマツチ制御部42は、この時点(時刻TO)で第
1のアドレスレジスタ430に格納されたアドレスを含
むMBUO(450)の回転磁界を起動する。第6図に
卦ける時刻t1までの制御は第1図の磁気バブルメモリ
20と同様であるが、時刻t1(例えばt1″.14−
10+TO)でアドレスマツチ制御部42は第2のアド
レスレジスタ431に格納されたアドレスを含むMBU
45lの回転磁界をも起動する。時刻t1〜T2の間で
は、アドレスマツチ制御部42は第1および第2のアド
レスレジスタ430,431に格納されたアドレス情報
より得られる各種制御タイミング情報とアドレスマツチ
制御部42内の磁気バブルの転送位置を計数するカウン
タの値をそれぞれ比較し、一致すると一致した側のアド
レスを含むMBU(すなわちMBUO、又はMBUl)
、およびデータ転送制御部41に対して制御信号を送出
する〇時刻T2(T2−t1〜t1−TO)でアドレス
マツチ制御部42は第3のアドレスレジスタ432に格
納されたアドレスを含むMBU452の回転磁界をも起
動する。そこで、時刻T2〜T3の間ではアドレスマツ
チ制御部42はMBUO(450)、MBUl(451
),MBU2(452)を並夕1工駆動し、ほぼこの時
刻にMBUO(450)からデータを読み取りRO、一
方でMBUl(451)ではトランスフアアウトTOl
が行なわれる。時刻T3(T3−T2ζt1−TO)で
アドレスマツチ制御部42は第4のアドレスレジスタ4
33に格納されたアドレスを含むMBU3(図示省略)
の回転磁界をも起動する。
又時刻T3の少し前にMBUO(450)で一度にトラ
ンスフアアウトされた磁気バブルのうち、最後のアドレ
スにあたる磁気バブル情報が読み取られている。そこで
、時刻T3〜T4の間ではアドレスマツチ制御部42は
MBUO,MBUl,MBU2,MBU3を並列1駆動
Lほぼこの時刻にMBUl(451)からデータを読み
取りR1、一方でMBUO(450)ではトランスフア
インTiOが、MBU2(452)ではトランスフアア
ウトTO2が行なわれる。時刻T4(T4−T3へt1
−TO)に訃いて、MBUO(450)の回転磁界が停
止され、MBUO(450)に対する制御が終了するの
で第1のアドレスレジスタ430に格納されてい゛たア
ドレス情報が不要となる。そこで、時刻T4でデータ転
送のアドレスが第4のアドレスレジスタ433に格納さ
れているアドレスを含むMBU(MBU3)から更に次
のMBU(MBU4)に渡つた時の先頭アドレスがアド
レス生成回路44で生成され、第1のアドレスレジスタ
430に格納される。又時刻T4でMBU4の回転磁界
が起動され、ほぼこの時刻にデータの読み取りはMBU
lからMBU2に移る。そこで時刻T4〜T5の間では
、アドレスマツチ制御部42はMBUl,MBU2,M
BU3,MBU4を並列1駆動し、ほぼこの時刻にMB
U2からデータを読み取りR2、一方でMBUlではト
ランスフアインTilが、MBU3ではトランスフアア
ウトTO3が行なわれる。時刻T5(T5t42.tl
−TO)において、MBUlの回転磁界が停止され、M
BUlに対する制御が終了するので第2のアドレスレジ
スタ431に格納されていたアドレス情報が不要となる
0そこで時刻T5で、データ転送のアドレスが第1のア
ドレスレジスタ430に格納されているアドレスを含む
MBU(MBU4)から更に次のMBU(MBU5)に
渡つた時の先頭アドレスがアドレス生成回路44で生成
され、第2のアドレスレジスタ431に格納される。又
時刻T5でMBU5の回転磁界が起動され、ほぼこの時
刻にデータの読み取りはMBU2からMBU3に移る。
以下同様の制御がデータチヤネル装置10からデータ転
送の終了が通知されるまで続く。上記動作の説明では、
MBUO,MBUl,MBU2,MBU3,MBU4の
回転磁界はそれぞれ時刻TOラTlyt2yt3ラT4
で起動され、時刻T4,t5・・・で停止するが、その
かわりに全MBUの回転磁界を時刻T。
で起動し、回転磁界起動停止以外の制御をMBUO,M
BUl,MBU2,MBU3,MBU4に対してそれぞ
れ時刻T。−T4,tl〜T5,・・・・・・の間だけ
有効とさせても良い。この場合、回転磁界の停止はデー
タチヤネル装置10からデータ転送の終了が通知されて
から後の適当な停止時刻で全MBUに対して指示される
。また上記動作の説明では、時刻T4で第1のアドレス
レジスタ430にMBU4内のアドレスを格納し、この
時刻からMBU4の回転磁界を起動したが、時刻T4で
第1のアドレスレジスタ430にMBUO内のアドレス
を格納し、この時刻からMBUOの回転磁界を再度起動
するというようなアドレス割付けがなされていても良い
以上説明したように、本発明を適用した磁気バブルメモ
リでは、磁気バブルメモリ内の互いに独立な複数個のア
ドレスからのデータ転送}よび磁気バブルメモリ内の大
量連続アドレスに渡るデータ転送という2つの異なるア
クセス形態を処理することができ、しかも従来の磁気バ
ブルメモリと比較して金物の増加もわずかであるという
利点がある。
さらに、大量連続アドレスに渡るデータ転送時に、ほぼ
連続してデータ転送を行なうことができ、データ連送速
度が著じるしく向上する〇
【図面の簡単な説明】
第1図は、磁気バブルメモリ内の大量連続アドレスに渡
るデータ転送を行なう従来の磁気バブルメモリのプロツ
ク図、第2図は第1図の磁気バブルメモリの動作タイム
チヤート、第3図は磁気バブルメモリ内の互いに独立な
複数個のアドレスからのデータ転送を行なう従来の磁気
バブルメモリのプロツク図、第4図は第3図の磁気バブ
ルメモリの動作タイムチヤート、第5図は本発明による
磁気バブルメモリ制御方式の1実施例を示すプロツク図
、第6図は第5図に}いて大量連続アドレスに渡るデー
タ連送を行なう場合の動作タイムチヤートである。 10・・・・・・データチヤネル装置(DCH)、40
・・・・・・磁気バブルメモリ(MBM)、41・・・
・・・データ転送制御部、42・・・・・・アドレスマ
ツチ制御部、430、431,432,433・・・・
・・アドレスレジスタ、44・・・・・・アドレス生成
回路、450,451,452,457・・・・・・記
憶ユニツト(MBU)、460,461・・・・・・デ
ータバス、470,472・・・・・・制御信号線、4
71・・・・・・データ線、TOO〜TO4・・・・・
・トランスフアアウト、TiO〜Ti4・・・・・・ト
ランスフアイン、RO〜R4・・・・・・データリード

Claims (1)

    【特許請求の範囲】
  1. 1 複数個の記憶ユニットを有する磁気バブルメモリに
    おいて、磁気バブルメモリ内のアドレスを格納する複数
    個のアドレス格納手段と、大量連続アドレスに渡るデー
    タ転送時に、アクセスされる記憶ユニットごとの互いに
    従属した先頭アドレスを生成するアドレス生成手段とを
    設け、磁気バブルメモリの独立した複数のアドレスに対
    するデータ転送の多重処理時には、アクセスされる記憶
    ユニットごとの互いに独立な先頭アドレスを上記複数個
    のアドレス格納手段に格納し、一方磁気バブルメモリの
    大量連続アドレスに渡るデータ転送処理時には、上記ア
    ドレス生成手段により生成されたアドレスを上記複数個
    のアドレス格納手段に格納し、磁気バブルメモリの独立
    複数アドレスに対するデータ転送の多重処理時において
    も、又大量連続アドレスに渡るデータ転送処理時におい
    ても該アドレス格納手段に格納されたアドレスを含む記
    憶ユニットを並列駆動することを特徴とする磁気バブル
    メモリ制御方式。
JP7570279A 1979-06-18 1979-06-18 磁気バブルメモリ制御方式 Expired JPS592110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7570279A JPS592110B2 (ja) 1979-06-18 1979-06-18 磁気バブルメモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7570279A JPS592110B2 (ja) 1979-06-18 1979-06-18 磁気バブルメモリ制御方式

Publications (2)

Publication Number Publication Date
JPS563486A JPS563486A (en) 1981-01-14
JPS592110B2 true JPS592110B2 (ja) 1984-01-17

Family

ID=13583809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7570279A Expired JPS592110B2 (ja) 1979-06-18 1979-06-18 磁気バブルメモリ制御方式

Country Status (1)

Country Link
JP (1) JPS592110B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061982A (ja) * 1983-09-14 1985-04-09 Fujitsu Ltd 磁気バブル記憶装置
JPS60182589A (ja) * 1984-02-29 1985-09-18 Fujitsu Ltd 磁気バブル記憶装置のデ−タ転送方式

Also Published As

Publication number Publication date
JPS563486A (en) 1981-01-14

Similar Documents

Publication Publication Date Title
EP0498525B1 (en) Sequential memory accessing
KR20010013744A (ko) 2스텝 메모리 장치 커맨드 버퍼 장치 및 방법 및 메모리장치 및 이를 사용한 컴퓨터 시스템
GB2314181A (en) Circuit for moving data between remote memories
JP2550444B2 (ja) デバイス制御装置
JPS63175287A (ja) 記憶装置
JPS592110B2 (ja) 磁気バブルメモリ制御方式
US5901298A (en) Method for utilizing a single multiplex address bus between DRAM, SRAM and ROM
JPS592111B2 (ja) 磁気バブルメモリ制御方式
US6073227A (en) Circuit for moving data between remote memories and a computer
JP2625288B2 (ja) バッファメモリアクセスシステム
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
JPS6364439A (ja) 共通メモリ管理方式
SU1674139A1 (ru) Устройство дл сопр жени процессора с многоблочной пам тью
JP2552366B2 (ja) ビットブロック転送制御装置
JPH1124995A (ja) アドレス変換用tlbアクセス制御方式
JPS63305448A (ja) メモリインタフェ−ス制御方式
JP3138597B2 (ja) バースト信号送出管理用メモリを用いたダイナミックポーリング方式
JPH05313824A (ja) ディスク内蔵トレース装置の制御方法
KR970002410B1 (ko) 컴퓨터시스템에 있어서 중앙제어기와 주변기기간의 인터페이스장치
SU1410709A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
JPS60107165A (ja) バスアダプタ
JPH0212440A (ja) Fifo型キャッシュメモリ付メインメモリ装置
JPS6057095B2 (ja) 記憶装置
JPH07262127A (ja) Ic試験装置
JPH05250256A (ja) メモリアクセス方法