JPH07262127A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH07262127A JPH07262127A JP6073891A JP7389194A JPH07262127A JP H07262127 A JPH07262127 A JP H07262127A JP 6073891 A JP6073891 A JP 6073891A JP 7389194 A JP7389194 A JP 7389194A JP H07262127 A JPH07262127 A JP H07262127A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- address
- data
- register
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、連続エリアから不連続エリアへ、
大量データ転送を高速で行うＤＭＡ転送を実現すること
を目的としている。 【構成】 連続したアドレスから不連続なアドレスへの
大量データの転送において、転送元のメモリに転送先ア
ドレスと転送するデータを１ペアとして、連続して書き
込んでおく。ＤＭＡ転送時に１ペアになった転送先アド
レスと転送するデータを一時的に記憶する、アドレスレ
ジスタとデータレジスタを設け、このアドレスレジスタ
で指定したアドレスにデータレジスタの内容を書き込
む。ＩＣ試験装置の場合、アドレスレジスタで指定する
転送先アドレスは、各種のハードウェアレジスタ群であ
る。ＤＭＡコントローラは、転送元アドレスを指定する
転送元アドレスレジスタとＤＭＡ転送するワード数を示
すワードカウンタを含み、本発明のＤＭＡ転送の制御を
する。
大量データ転送を高速で行うＤＭＡ転送を実現すること
を目的としている。 【構成】 連続したアドレスから不連続なアドレスへの
大量データの転送において、転送元のメモリに転送先ア
ドレスと転送するデータを１ペアとして、連続して書き
込んでおく。ＤＭＡ転送時に１ペアになった転送先アド
レスと転送するデータを一時的に記憶する、アドレスレ
ジスタとデータレジスタを設け、このアドレスレジスタ
で指定したアドレスにデータレジスタの内容を書き込
む。ＩＣ試験装置の場合、アドレスレジスタで指定する
転送先アドレスは、各種のハードウェアレジスタ群であ
る。ＤＭＡコントローラは、転送元アドレスを指定する
転送元アドレスレジスタとＤＭＡ転送するワード数を示
すワードカウンタを含み、本発明のＤＭＡ転送の制御を
する。
Description
【０００１】
【産業上の利用分野】本発明は、連続したアドレス領域
の大量のデータを、不連続なアドレス領域に転送するＤ
ＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転
送回路を持ったＩＣ試験装置に関するものである。
の大量のデータを、不連続なアドレス領域に転送するＤ
ＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転
送回路を持ったＩＣ試験装置に関するものである。
【０００２】
【従来の技術】従来のデータ転送は、図２（ａ）に示す
ような回路ブロックで実行され、２種類の転送方法があ
る。一つは制御部４０が実行するＲＥＡＤ命令、ＷＲＩ
ＴＥ命令によって１ワードづつ転送する方法で、不連続
なアドレス、例えばハードウェアレジスタ群２１へのデ
ータ転送方法として使われる。この方法は、制御部４０
がＲＥＡＤ命令によって特定のアドレスのデータを制御
部内のデータレジスタに読みだし、ＷＲＩＴＥ命令によ
って転送したい目的のアドレスに制御部内のデータレジ
スタの内容を書き込むことで実行される。
ような回路ブロックで実行され、２種類の転送方法があ
る。一つは制御部４０が実行するＲＥＡＤ命令、ＷＲＩ
ＴＥ命令によって１ワードづつ転送する方法で、不連続
なアドレス、例えばハードウェアレジスタ群２１へのデ
ータ転送方法として使われる。この方法は、制御部４０
がＲＥＡＤ命令によって特定のアドレスのデータを制御
部内のデータレジスタに読みだし、ＷＲＩＴＥ命令によ
って転送したい目的のアドレスに制御部内のデータレジ
スタの内容を書き込むことで実行される。
【０００３】もう一つの転送方法は、ＤＭＡ転送で、制
御部４０と並行してＤＭＡコントローラ５０で制御され
る。ＤＭＡ転送では、転送前に転送元の先頭アドレスが
転送元アドレスレジスタ５２に、転送先の先頭アドレス
が転送先アドレスレジスタ５３に、連続転送ワード数が
ワードカウンタ５１にセットされる。ＤＭＡ転送は、メ
インメモリ２０のような連続アドレス領域から、別の、
拡張メインメモリ２２のような連続アドレス領域への大
量データの転送に使われる。ＤＭＡ転送は、次の順序で
行われる。 ＤＭＡコントローラ５０は、転送元であるメインメ
モリ２０のＤＭＡ転送する転送元アドレスレジスタ５２
が示すアドレスを指定する。 ＤＭＡコントローラ５０は、指定されているアドレ
スのデータを、ＤＭＡコントローラ内のデータバッファ
５４に読み出す。 ＤＭＡコントローラ５０は、転送先である拡張メイ
ンメモリ２２のＤＭＡ転送する転送先アドレスレジスタ
５３が示すアドレスを指定する。 ＤＭＡコントローラ５０は、指定されているアドレ
スに、ＤＭＡコントローラ内のデータバッファ５４の内
容を書き込む。 ＤＭＡコントローラ５０内にある、ワードカウンタ
５１を−１し、転送元アドレスレジスタ５２と転送先ア
ドレスレジスタ５３を＋１する。 ワードカウンタ５１が０になるまで、からを繰
り返し実行する。 つまり、ＤＭＡ転送は、図２（ｂ）に示すように連続し
たアドレスの大量のデータを、別の連続したアドレス領
域へ転送する目的で作られている。
御部４０と並行してＤＭＡコントローラ５０で制御され
る。ＤＭＡ転送では、転送前に転送元の先頭アドレスが
転送元アドレスレジスタ５２に、転送先の先頭アドレス
が転送先アドレスレジスタ５３に、連続転送ワード数が
ワードカウンタ５１にセットされる。ＤＭＡ転送は、メ
インメモリ２０のような連続アドレス領域から、別の、
拡張メインメモリ２２のような連続アドレス領域への大
量データの転送に使われる。ＤＭＡ転送は、次の順序で
行われる。 ＤＭＡコントローラ５０は、転送元であるメインメ
モリ２０のＤＭＡ転送する転送元アドレスレジスタ５２
が示すアドレスを指定する。 ＤＭＡコントローラ５０は、指定されているアドレ
スのデータを、ＤＭＡコントローラ内のデータバッファ
５４に読み出す。 ＤＭＡコントローラ５０は、転送先である拡張メイ
ンメモリ２２のＤＭＡ転送する転送先アドレスレジスタ
５３が示すアドレスを指定する。 ＤＭＡコントローラ５０は、指定されているアドレ
スに、ＤＭＡコントローラ内のデータバッファ５４の内
容を書き込む。 ＤＭＡコントローラ５０内にある、ワードカウンタ
５１を−１し、転送元アドレスレジスタ５２と転送先ア
ドレスレジスタ５３を＋１する。 ワードカウンタ５１が０になるまで、からを繰
り返し実行する。 つまり、ＤＭＡ転送は、図２（ｂ）に示すように連続し
たアドレスの大量のデータを、別の連続したアドレス領
域へ転送する目的で作られている。
【０００４】ＩＣ試験装置でハードウェアの初期設定を
行う場合、図３に示すように、連続したアドレスから、
パルスジェネレータのアドレスエリアの一部、タイミン
グジェネレータのアドレスエリアの一部、テストヘッド
のアドレスエリアの一部へといったように、アドレスが
不連続なエリアへの大量のデータ転送が頻繁に必要にな
る。こうしたデータ転送をＲＥＡＤ命令、ＷＲＩＴＥ命
令で実行したのでは、転送に多大の時間を要する。
行う場合、図３に示すように、連続したアドレスから、
パルスジェネレータのアドレスエリアの一部、タイミン
グジェネレータのアドレスエリアの一部、テストヘッド
のアドレスエリアの一部へといったように、アドレスが
不連続なエリアへの大量のデータ転送が頻繁に必要にな
る。こうしたデータ転送をＲＥＡＤ命令、ＷＲＩＴＥ命
令で実行したのでは、転送に多大の時間を要する。
【０００５】
【発明が解決しようとする課題】以上説明したように、
ＩＣ試験装置で頻繁に行われる、連続エリアから不連続
エリアへの大量データ転送を高速で行う方法がなかっ
た。本発明は、連続エリアから不連続エリアへ、大量デ
ータ転送を高速で行うＤＭＡ転送を実現することを目的
としている。
ＩＣ試験装置で頻繁に行われる、連続エリアから不連続
エリアへの大量データ転送を高速で行う方法がなかっ
た。本発明は、連続エリアから不連続エリアへ、大量デ
ータ転送を高速で行うＤＭＡ転送を実現することを目的
としている。
【０００６】
【課題を解決するための手段】連続したアドレスから不
連続なアドレスへの大量データの転送において、転送元
のメモリに転送先アドレスと転送するデータを１ペアと
して、連続して書き込んでおく。ＤＭＡ転送時に１ペア
になった転送先アドレスと転送するデータを一時的に記
憶する、アドレスレジスタとデータレジスタを設け、こ
のアドレスレジスタで指定したアドレスにデータレジス
タの内容を書き込む。ＩＣ試験装置の場合、アドレスレ
ジスタで指定する転送先アドレスは、各種のハードウェ
アレジスタ群である。ＤＭＡコントローラは、転送元ア
ドレスを指定する転送元アドレスレジスタとＤＭＡ転送
するワード数を示すワードカウンタを含み、ＤＭＡ転送
ごとに−１するワードカウンタが０になるまで転送を続
け、本発明のＤＭＡ転送の制御をする。
連続なアドレスへの大量データの転送において、転送元
のメモリに転送先アドレスと転送するデータを１ペアと
して、連続して書き込んでおく。ＤＭＡ転送時に１ペア
になった転送先アドレスと転送するデータを一時的に記
憶する、アドレスレジスタとデータレジスタを設け、こ
のアドレスレジスタで指定したアドレスにデータレジス
タの内容を書き込む。ＩＣ試験装置の場合、アドレスレ
ジスタで指定する転送先アドレスは、各種のハードウェ
アレジスタ群である。ＤＭＡコントローラは、転送元ア
ドレスを指定する転送元アドレスレジスタとＤＭＡ転送
するワード数を示すワードカウンタを含み、ＤＭＡ転送
ごとに−１するワードカウンタが０になるまで転送を続
け、本発明のＤＭＡ転送の制御をする。
【０００７】
【実施例】図１（ｂ）に、本発明の考え方を示す。本発
明では、転送元のメモリに転送先のアドレスと転送する
データを１ペアにして記憶しておき、１ペア毎に記憶し
ている転送先アドレスにデータを転送する。図１（ａ）
に、本発明のＤＭＡ転送の回路ブロックを示す。回路ブ
ロックは、本発明のＤＭＡ転送で転送元になるメインメ
モリ２０、特定のアドレスを持ったハードウェアレジス
タ群２１、一時的に転送先のアドレスを記憶するアドレ
スレジスタ３０、一時的に転送するデータを記憶するデ
ータレジスタ３１の読みだし、書き込みタイミングを制
御するＤＭＡコントローラと、転送元の連続データを記
憶するメインメモリ２０と、転送先の不連続のアドレス
を持ったハードウェアレジスタ群２１と、転送するデー
タの転送先のアドレスを一時的に記憶するアドレスレジ
スタ３０と、転送するデータを一時的に記憶するデータ
レジスタ３１とで構成される。
明では、転送元のメモリに転送先のアドレスと転送する
データを１ペアにして記憶しておき、１ペア毎に記憶し
ている転送先アドレスにデータを転送する。図１（ａ）
に、本発明のＤＭＡ転送の回路ブロックを示す。回路ブ
ロックは、本発明のＤＭＡ転送で転送元になるメインメ
モリ２０、特定のアドレスを持ったハードウェアレジス
タ群２１、一時的に転送先のアドレスを記憶するアドレ
スレジスタ３０、一時的に転送するデータを記憶するデ
ータレジスタ３１の読みだし、書き込みタイミングを制
御するＤＭＡコントローラと、転送元の連続データを記
憶するメインメモリ２０と、転送先の不連続のアドレス
を持ったハードウェアレジスタ群２１と、転送するデー
タの転送先のアドレスを一時的に記憶するアドレスレジ
スタ３０と、転送するデータを一時的に記憶するデータ
レジスタ３１とで構成される。
【０００８】また、本発明のＤＭＡ転送は、次の順序で
実行される。 ＤＭＡコントローラ１０は、転送元であるメインメ
モリ２０のＤＭＡ転送する先頭アドレスを指定する。 ＤＭＡコントローラ１０は、メインメモリ２０から
転送先アドレスを読みだし、アドレスレジスタ３０へ書
き込む。 ＤＭＡコントローラ１０は、メインメモリ２０の転
送アドレスの次のアドレスから転送するデータを読みだ
し、データレジスタ３１に書き込む。 ＤＭＡコントローラ１０内にある、ワードカウンタ
１１を−１し、転送元アドレスを＋２する。 ＤＭＡコントローラ１０は、アドレスバス、データ
バスへの出力を禁止し、替わりに、アドレスレジスタ３
０の転送先アドレスがアドレスバスに、データレジスタ
３１の転送するデータがデータバスに出力される。 ＤＭＡコントローラ１０の制御で、アドレスバスで
示されたハードウェアレジスタ２１の転送先アドレス
へ、データバスで示された転送するデータが書き込まれ
る。 ワードカウンタ１１が０になるまで、からを繰
り返し実行する。
実行される。 ＤＭＡコントローラ１０は、転送元であるメインメ
モリ２０のＤＭＡ転送する先頭アドレスを指定する。 ＤＭＡコントローラ１０は、メインメモリ２０から
転送先アドレスを読みだし、アドレスレジスタ３０へ書
き込む。 ＤＭＡコントローラ１０は、メインメモリ２０の転
送アドレスの次のアドレスから転送するデータを読みだ
し、データレジスタ３１に書き込む。 ＤＭＡコントローラ１０内にある、ワードカウンタ
１１を−１し、転送元アドレスを＋２する。 ＤＭＡコントローラ１０は、アドレスバス、データ
バスへの出力を禁止し、替わりに、アドレスレジスタ３
０の転送先アドレスがアドレスバスに、データレジスタ
３１の転送するデータがデータバスに出力される。 ＤＭＡコントローラ１０の制御で、アドレスバスで
示されたハードウェアレジスタ２１の転送先アドレス
へ、データバスで示された転送するデータが書き込まれ
る。 ワードカウンタ１１が０になるまで、からを繰
り返し実行する。
【０００９】
【発明の効果】本発明は、以上説明したように構成され
ているので、連続したアドレスに記憶されたデータを、
不連続なアドレスに割り当てられた、ハードウェアのレ
ジスタなどにデータを設定することが、高速に実行でき
る。
ているので、連続したアドレスに記憶されたデータを、
不連続なアドレスに割り当てられた、ハードウェアのレ
ジスタなどにデータを設定することが、高速に実行でき
る。
【図１】本発明の回路ブロック図と、本発明の転送元の
データ列から転送先へのデータ転送を説明する説明図で
ある。
データ列から転送先へのデータ転送を説明する説明図で
ある。
【図２】従来のＤＭＡ転送の説明図である。
【図３】本発明が目的とするデータ転送の説明図であ
る。
る。
１０、５０ ＤＭＡコントローラ １１、５１ ワードカウンタ １２、５２ 転送元アドレスレジスタ ２０ メインメモリ ２１ ハードウェアレジスタ群 ２２ 拡張メインメモリ ３０ アドレスレジスタ ３１ データレジスタ ４０ 制御部 ５３ 転送先アドレスレジスタ ５４ データバッファ
Claims (1)
- 【請求項１】 連続したアドレスから不連続なアドレス
への大量データの転送において、 転送先アドレスと転送するデータを１ペアとして、連続
に書き込んだメインメモリ（２０）を設け、 転送先アドレスを一時的に記憶するアドレスレジスタ
（３０）を設け、 転送するデータを一時的に記憶するデータレジスタ（３
１）を設け、 転送されるアドレスが不連続のハードウェアレジスタ群
（２１）を設け、 転送元アドレスを指定する転送元アドレスレジスタ（１
２）と、ＤＭＡ転送するワード数を示すワードカウンタ
（１１）を含む、ＤＭＡ転送を制御するＤＭＡコントロ
ーラ（１０）を設け、 以上を特徴としたＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073891A JPH07262127A (ja) | 1994-03-18 | 1994-03-18 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073891A JPH07262127A (ja) | 1994-03-18 | 1994-03-18 | Ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07262127A true JPH07262127A (ja) | 1995-10-13 |
Family
ID=13531292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073891A Pending JPH07262127A (ja) | 1994-03-18 | 1994-03-18 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07262127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2096549A1 (en) | 2008-02-28 | 2009-09-02 | Fujitsu Limited | Data transfer device |
-
1994
- 1994-03-18 JP JP6073891A patent/JPH07262127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2096549A1 (en) | 2008-02-28 | 2009-09-02 | Fujitsu Limited | Data transfer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| EP0053360B1 (en) | Information processing apparatus with data transfer between external memories | |
| KR870011615A (ko) | 부분 서입 제어장치 | |
| JPH07262127A (ja) | Ｉｃ試験装置 | |
| JPS592111B2 (ja) | 磁気バブルメモリ制御方式 | |
| JP2552366B2 (ja) | ビットブロック転送制御装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPH07306825A (ja) | Ｄｍａコントローラ | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPS61285556A (ja) | メモリ書込み装置 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPH05134970A (ja) | データ転送制御装置 | |
| JPS63503101A (ja) | データ格納転送装置 | |
| JPH03158954A (ja) | マイクロコンピュータシステム | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPH02123450A (ja) | 情報処理システム | |
| JPH064488A (ja) | コマンド転送方式 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JPS62171065A (ja) | デ−タ転送方式 | |
| JPH01307990A (ja) | バブルメモリ装置 | |
| JPH04116750A (ja) | Ｄｍａメモリ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030204 |