JPS61196323A - 回転形デイスク制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は回転形ディスク制御方式に係り、特に開始セク
タアドレスまでのヘッドの回転待ち時間を削減し、処理
速度の向上を図った回転形ディスク装置における制御方
式に関する。

〔発明の背景〕

回転形ディスク装置としては、一般に、磁気ディスク装
置や光デイスク装置がよく知られている。例えば、磁気
ディスク装置の制御機構において、処理装置より指示さ
れた読出／書込目的アドレスを検索する方法としては次
の様なものがある。即ち磁気ディスク装置から読取られ
たアドレス情報と処理装置から与えられたアドレス情報
との照合を繰り返し、両者のアドレスとが一致したこと
により、読出／書込動作を実行するものである。

所で処理装置より読出／書込が指示され、アドレス照合
を開始した時点で既に目的アドレスを通過している場合
には、回転待ちが発生し、１回転後、一致したアドレス
から、読出／書込動作を実行するのが一般的である。

この様に処理装置から読出／書込指示を受け。

磁気ディスク装置へ読出／書込を開始しようとしたとき
、磁気ヘッドが目的アドレスを通過している場合、ディ
スク装置への読出／書き込み動作までの回転待ちが発生
しシステムとしての処理速度を低下するという問題があ
る。なお。

この種の問題について言及したものには例えば特開昭５
９−６２９６１号、特開昭５８−５６１４５号、特開昭
５９−４１０７３号などがある。

（発明の目的〕 本発明の目的は、前記の如き問題点を解決し、回転形デ
ィスクの回転待ち時間を削減し、システムの処理速度向
上を可能にする回転形ディスク制御方式を提供すること
にある。

〔発明の概要〕

而して、本発明は処理装置から読出／書込指示を受けた
時、記録再生ヘッドの位置が読出／書込該当エリアの範
囲内にある時は、当該ヘッド位置のセクタより直ちに読
出／書込動作を行ない、先頭アドレスまでの回転待ちす
ることなく、回転形記憶媒体が１回転以内にデータの読
出／書込処理を行なう様にしたものである。

〔発明の実施例〕

以下本発明の一実施例を磁気ディスク装置に適用した場
合について第１図及び第２図を用いて説明する。第１図
は磁気ディスク制御機構のブロック図であり、第２図は
タイムチャートである。

第１図において、トラックの先頭セクタアドレスを格納
するレジスタ１．処理セクタ数を格納するレジスタ２、
レジスタ１および２より算出した当該トラックの終了セ
クタアドレスを格納するレジスタ３、読出／書込制御回
路４、ディスク装置５、バッファメモリ６、ディスク装
置５より読出したセクタアドレス情報ｅがレジスタ１と
レジスタ２の範囲内にあるか否かを比較するアドレス比
較回路７、アドレス比較回路７により比較し、読出／書
込を開始したセクタアドレスに対応するバッファメモリ
のアドレスに変換するメモリアドレス変換回路８、処理
装置より制御バスｎを介して送られる制御情報を格納す
る制御回路９から構成される。

まず、読出動作について第１図、第２図を用いて説明す
る。処理装置より制御バスｎを介して制御情報（トラッ
クアドレス・データ転送数等）を受けた制御回路９は当
該トラックの先頭セクタアドレス及び処理セクタ数を、
内部バスｂを介して、それぞれレジスタｌ、レジスタ２
に格納し先頭セクタアドレス情報りをアドレス比較回路
７及びメモリアドレス変換回路８に供給する。また、処
理セクタ数より算出した終了セクタアドレス情報ｉをア
ドレス比較回路７に供給する。次に処理装置より、制御
バスｎを介して読出指示を与えられた制御回路９は読出
／書込制御回路４に対して、第２図に示すＡ位置で読出
指示を発行する。読出／書込制御回路４はディスク装置
５に対して読出／書込信号５を送出し、データを読出す
。読出データのアドレス部（セクタアドレス情報ｅ）は
アドレス比較回路７へ、データはバッファメモリ６へ供
給される。アドレス比較回路７は前記３つのアドレス情
報（即ち先頭セクタアドレス情報り、終了セクタアドレ
ス情報ｉ、セクタアドレス情報ｅ）を比較する。この比
較の結果・ｈ≦ｅ　＜　ｉの条件が成立した時、読出／
書込制御回路４に読出／書込許可信号ｄを送るとともに
、読出／書込許可信号ｄを送出した時の開始セクタアド
レスｋをメモリアドレス変換回路８に送出する。読出／
書込許可信号ｄと開始セクタアドレスｋを受けたメモリ
アドレス変換回路８は開始セクタアドレスｋに対応する
メモリアドレスをセットする。読出／書込許可信号ｄを
受けた読出／書込制御回路４は再度、読出／書込信号５
を送り、ディスク装置５からデータを読出しメモリアド
レス線ｍを介して前記メモリアドレス変換回路８で示す
メモリアドレスより順次、メモリ読出／書込信号１によ
りバッファメモリ６へ格納する。

ディスク装Ｗ５から１セクタ分のデータを読出す毎に、
レジスタ２を１づつ減算し、０”となるまで読出動作を
繰り返す。アドレス比較回路７が、ｈ≦ｅ　＜　ｉの条
件を満足せず（ｅ＜ｉ）、なおかつレジスタ２が“０″
でないとき、アドレス比較回路７は読出／書込許可信号
ｄをオフにする。読出／書込許可信号ｄがオフになると
、メモリアドレス変換回路８はメモリ読出／書込信号ｌ
を禁止しデータの格納を中止する。

その後、ディスクの回転が進み、ディスクの起点を示す
インデックスパルスｊ後、セクタアドレスＯより順次、
セクタアドレス情報ｅがディスク装置５から送られる。

そして、アドレス比較回路７は再びレジスタｌ、２．３
の３つのアドレス情報の比較を行ない、ｈ≦ｅ　＜　ｉ
の条件が成立した時、再び読出／書込許可信号ｄをオン
にして前記同様、ディスク装置５よりデータを読出しバ
ッファメモリ６に格絡する。なお、この時インデックス
パルスｊを受けたメモリアドレス変換回路８はインデッ
クスパルスｊによりｔｒ　Ｏｕにリセットされ、バッフ
ァメモリ６の０番地からデータを格納する。レジスタ２
が０”になった時、ディスク装置５からの読出を終了し
、データ処理中を示す信号ａがオフすることによりメモ
リアドレス変換回路８は再びＮ　Ｏ１１にリセットされ
バッファメモリ６のＯ番地より、順次、データバスＣを
介して処理装置へ転送する。

次に書込動作について説明する。読出動作と同様に、処
理装置より制御バスｎを介して制御情報を受けた制御回
路９は当該トラック先頭セクタアドレスおよび処理セク
タ数を内部バスｂを介してそれぞれ、レジスタ１．レジ
スタ２に格納する。さらに処理装置よりデータバスＣを
介して、バッファメモリ６の０番地よりデータを格納す
る。制御バスｎを介して処理装置より書込指示を受けた
制御回路９は、処理セクタ数分のデータをすべて、バッ
ファメモリ６へ格納終了後、読出／書込制御回路４に書
込指示を発行する。読出／書込制御回路４はディスク装
置５に対して、読出／書込信号５を送出する。

ディスク装Ｗ５より読出したセクタアドス情報ｅをアド
レス比較回路７に供給し、読出時開様に、先頭セクタア
ドレス情報り、終了セクタアドレス情報ｉ、およびセク
タアドレス情報ｅの比較を行なう。この比較の結果、ｈ
≦ｅ　＜　ｉが成立した場合、直ちに読出／書込許可信
号ｄと開始セクタアドレスｋをメモリアドレス変換回路
８に送る。メモリアドレス変換回路８は開始セクタアド
レスｋに対応したメモリアドレスをセットし、メモリア
ドレス線ｍを介して前記メモリアドレス変換回路８で示
すメモリアドレスより順次、メモリ読出／書込信号１に
よりバッファメモリ６よりデータを読出す。また、読出
／書込許可信号ｄを受けた読出／書込制御回路４はディ
スク装置５に読出／書込信号５を送り、バッファメモリ
６から読出したデータを書込む。

書込時においても、読出時開様、アドレス比較回路７が
ｈ≦ｅ　＜　ｉの条件を満足せず（ｅ〉ｉで）、なおか
つ、レジスタ２がｉｔ　Ｏ＋ｙでない時は、書込動作を
一時中止し、インデックスパルスｊ受信後、アドレス比
較回路７においてｈ≦ｅ　＜　ｉのチェックを行ない１
条件が成立した時点から、再び書込を再開し、レジスタ
２がｒｒ　Ｏｕになるまで書込動作を実施する。

本実施例においては１トラック分のデータ処理について
説明したが、通常行なわれる複数トラックにわたってデ
ータを処理する場合は、先頭セクタアドレスと処理セク
タ数を当該トラックに該当する値を制御回路９によって
再設定および更新等を行ない、１トラツク毎に、前記読
出／書込動作を行いデータを処理することができる。こ
の様に本実施例によれば、当該トラックにおける読出／
書込動作を１回転以内に終了することができ、システム
処理速度を向上することができる。

〔発明の効果〕

本発明によれば、読出／書込先頭セクタアドレスを検出
する時の回転待ちが不要で、しかも１回転以内に読出／
書込処理が終了する為、磁気ディスク装置の処理時間が
短縮でき、システムの処理速度を向上することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例による磁気ディスク制御装置
のブロック図、第２図は第１図のブロック図の動作を説
明するためのタイムチャート図。 １・・・先頭セクタアドレスレジスタ、２・・・セクタ
カウントレジスタ、３・・終了セクタアドレスレジスタ
、４・・・読出／書込制御回路、５・・・ディスク装置
、６・・・バッファメモリ、７・・・アドレス比較回路
、８・・・メモリアドレス変換回路、９・・・制御回路
、 ａ・・読出／書込動作中表示信号、ｂ・・・内部バス、
Ｃ・・・データバス、ｄ・・・読出／書込許可信号。 ｅ・・・データ（アドレス部）、５・・・読出／書込信
号、ｇ・・・データ（データ部）、Ｈ・・・先頭セクタ
アドレス情報、■・・・終了セクタアドレス情報、ｊ・
・・インデックスパルス、ｋ・・・開始セクタアドレス
、■・・・メモリ読出／書込信号、ｍ・・・メモリアド
レス線、ｎ・・・制御バス。 才１１ オ　２　あ の

Claims (1)

【特許請求の範囲】
1. バスを介して処理装置と接続され、ディスク装置間との
   データ授受を制御するディスク制御装置において、該処
   理装置より与えられる読出／書込エリアの先頭アドレス
   を格納する第１のレジスタと、処理セクタ数より算出し
   た終了アドレスを格納する第２のレジスタと、前記第１
   、第２のレジスタとディスク装置のヘッドの現在位置を
   比較するアドレス比較回路と、該比較回路から与えられ
   るセクタアドレスにもとづいてメモリの該当アドレスに
   変換するメモリアドレス変換回路とを設け、処理装置よ
   り読出／書込指示を受けた時、ヘッド位置が、前記アド
   レス格納レジスタ間にあるか否かを判定し、所定の範囲
   内にある場合には、ヘッド位置に該当するセクタより読
   出／書込動作を行なうことを特徴とする回転形ディスク
   制御方式。