JPS60150128A - 回転形磁気記憶制御装置のバツフアメモリ制御装置 - Google Patents
回転形磁気記憶制御装置のバツフアメモリ制御装置Info
- Publication number
- JPS60150128A JPS60150128A JP59004994A JP499484A JPS60150128A JP S60150128 A JPS60150128 A JP S60150128A JP 59004994 A JP59004994 A JP 59004994A JP 499484 A JP499484 A JP 499484A JP S60150128 A JPS60150128 A JP S60150128A
- Authority
- JP
- Japan
- Prior art keywords
- track
- sector
- data
- buffer memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は回転形磁気記憶制御装置のバッファメモリ制御
装置に係り、特に電子計算機用の回転形磁気記憶駆動装
置のデータを一時記憶するバックアメモリ制御装置に関
するものである。
装置に係り、特に電子計算機用の回転形磁気記憶駆動装
置のデータを一時記憶するバックアメモリ制御装置に関
するものである。
中央処理装置（以下ＣＰＵと略する）からの指令で回転
形磁気記憶駆動装置の所望のセクタからデータを読み出
す場合、第１図に示すように、ＣＰＵＩと回転形磁気記
憶駆動装置３との間に位置する回転形磁気記憶制御装置
２内にトラック単位のバッファメモリ（トラックバッフ
ァメモリという）を保有して行う方式がある。
形磁気記憶駆動装置の所望のセクタからデータを読み出
す場合、第１図に示すように、ＣＰＵＩと回転形磁気記
憶駆動装置３との間に位置する回転形磁気記憶制御装置
２内にトラック単位のバッファメモリ（トラックバッフ
ァメモリという）を保有して行う方式がある。
この方式の目的は、回転形磁気記憶駆動装置３を計算機
システムのプログラムレジデンスとして使用する場合に
、一般にはＣＰＵＩが回転形磁気記憶制御装置２と回転
形磁気記憶ＭＡ動装置３とが組み合わされたものからデ
ータを読み出す動作は、プログラムの参照の局地性から
シーケンシャル書アクセスの動作がほとんどであり、セ
クタ単位に連続したセクタのセクタアドレスを＋１しな
がら繰り返し読み出し動作することが多いため、ＣＰＵ
１が所望のセクタをアクセスする度に回転形磁気記憶駆
動装置３上の当該トラックの当該セクタを走査していた
のでは、その都度回転待時間が必要となり、計算機シス
テムの応答性が悪くなるという欠点を生ずるので、それ
に対処するためである。
システムのプログラムレジデンスとして使用する場合に
、一般にはＣＰＵＩが回転形磁気記憶制御装置２と回転
形磁気記憶ＭＡ動装置３とが組み合わされたものからデ
ータを読み出す動作は、プログラムの参照の局地性から
シーケンシャル書アクセスの動作がほとんどであり、セ
クタ単位に連続したセクタのセクタアドレスを＋１しな
がら繰り返し読み出し動作することが多いため、ＣＰＵ
１が所望のセクタをアクセスする度に回転形磁気記憶駆
動装置３上の当該トラックの当該セクタを走査していた
のでは、その都度回転待時間が必要となり、計算機シス
テムの応答性が悪くなるという欠点を生ずるので、それ
に対処するためである。
ところで、そのために一般に用いられている方法は、第
２図に示すように、回転形磁気記憶制御装置２にトラッ
ク容量（単一トラック分または複数トラック分の容りの
トラックバッファメモリ２２を保有させ、回転形磁気記
憶駆動装置３の当該セクタからデータを読み出すときに
該セクタを含む例えばトラックナｍ４ａの全体（当該ト
ラック中の全セクタ）のデータをそれに対応するトラッ
クバッファメモリ２２に取り込み、当該セクタのデータ
ｅｃＰＵ１に転送する方法がとられており、以降のアク
セスにおいて、該トラックバッファメモリ２２中に所望
のセクタデータが存在する場合は、トラックバッファメ
モリ２２からデータ読み出し動作を行って、回転形磁気
記憶駆動装置３の機械的動作時間（回転待ち時間含む）
を削減して高速化をはかつている。しかし、該トラック
バッファメモリ２２中に当該セクタのデータが存在しな
かった場合は、回転形磁気記憶駆動装置３０当該トラッ
ク４１を走査し、そのトラックの全データを該トラック
バッファメモリ２２に取シ込むが、この取り込みは、ト
ラック４１の先頭セクタを走査した後、先頭セクタ（第
２図ではセフタナ０）からｊ胆次セクタデータをトラッ
クバッファメモリ２２に格納するようにしていたので、
先頭セクタの走査検出に要する平均時間は、回転形磁気
記憶駆動装置３の１／２回転分の時間となり、転送時間
が長くなるという欠点があった。
２図に示すように、回転形磁気記憶制御装置２にトラッ
ク容量（単一トラック分または複数トラック分の容りの
トラックバッファメモリ２２を保有させ、回転形磁気記
憶駆動装置３の当該セクタからデータを読み出すときに
該セクタを含む例えばトラックナｍ４ａの全体（当該ト
ラック中の全セクタ）のデータをそれに対応するトラッ
クバッファメモリ２２に取り込み、当該セクタのデータ
ｅｃＰＵ１に転送する方法がとられており、以降のアク
セスにおいて、該トラックバッファメモリ２２中に所望
のセクタデータが存在する場合は、トラックバッファメ
モリ２２からデータ読み出し動作を行って、回転形磁気
記憶駆動装置３の機械的動作時間（回転待ち時間含む）
を削減して高速化をはかつている。しかし、該トラック
バッファメモリ２２中に当該セクタのデータが存在しな
かった場合は、回転形磁気記憶駆動装置３０当該トラッ
ク４１を走査し、そのトラックの全データを該トラック
バッファメモリ２２に取シ込むが、この取り込みは、ト
ラック４１の先頭セクタを走査した後、先頭セクタ（第
２図ではセフタナ０）からｊ胆次セクタデータをトラッ
クバッファメモリ２２に格納するようにしていたので、
先頭セクタの走査検出に要する平均時間は、回転形磁気
記憶駆動装置３の１／２回転分の時間となり、転送時間
が長くなるという欠点があった。
本発明は上記に鑑みてなされたもので、その目的とする
ところは、トラックデータのトラックバッファメモリへ
の転送時間を短縮して回転形磁気記憶駆動装置の応答性
を改善することができる回転形庫気記憶制御装置のバッ
ファメモリ制御装置を提供することにある。
ところは、トラックデータのトラックバッファメモリへ
の転送時間を短縮して回転形磁気記憶駆動装置の応答性
を改善することができる回転形庫気記憶制御装置のバッ
ファメモリ制御装置を提供することにある。
本発明の特徴は、回転形磁気記憶制御装置が有するトラ
ックバッファメモリの回転形磁気記憶駆動装置のトラッ
ク中のセクタ番号に対応したアドレスを記憶する手段と
、上記トラックバッファメモリ中に中央処理装置からア
ドレスを指定されたセクタのデータが存在しない場合に
当該トラックデータを上記トラックバッファメモリ中に
取り込むためのセクタ走査開始後最初に検出したセクタ
のデータから上記トラックバッファメモリに取り込む手
段とを備え、上記セクタ走査開始後最初に検出したセク
タからこのセクタの直前のセクタまでの１トラック分の
セクタのデータを順次上記トラックバッファメモリに取
り込む構成とした点にある。
ックバッファメモリの回転形磁気記憶駆動装置のトラッ
ク中のセクタ番号に対応したアドレスを記憶する手段と
、上記トラックバッファメモリ中に中央処理装置からア
ドレスを指定されたセクタのデータが存在しない場合に
当該トラックデータを上記トラックバッファメモリ中に
取り込むためのセクタ走査開始後最初に検出したセクタ
のデータから上記トラックバッファメモリに取り込む手
段とを備え、上記セクタ走査開始後最初に検出したセク
タからこのセクタの直前のセクタまでの１トラック分の
セクタのデータを順次上記トラックバッファメモリに取
り込む構成とした点にある。
以下本発明を第５図に示した実施例および第３図、第４
図、第６図を用い−て説明する。
図、第６図を用い−て説明する。
まず、本発明の実施例の具体的な説明を行う前に第３図
を用いて回転形磁気記憶駆動装置の媒体上でのトラック
フォーマットの一例について説明する。第３図に示すよ
うに、各トラック４は（ｎ＋１）個の等分割したセクタ
５で構成され、セクタ５は、セクタの物理的アドレスを
表わすアドレス部６と実際のデータを書き込むデータ部
７とに分けられている。また、アドレス部６は、物理ト
ラックアドレスを表わすトラックアドレス部８と物理セ
クタアドレスを表わすセクタアドレス部９とからなる。
を用いて回転形磁気記憶駆動装置の媒体上でのトラック
フォーマットの一例について説明する。第３図に示すよ
うに、各トラック４は（ｎ＋１）個の等分割したセクタ
５で構成され、セクタ５は、セクタの物理的アドレスを
表わすアドレス部６と実際のデータを書き込むデータ部
７とに分けられている。また、アドレス部６は、物理ト
ラックアドレスを表わすトラックアドレス部８と物理セ
クタアドレスを表わすセクタアドレス部９とからなる。
第４図は本発明のバッファメモリ制御装置の概念図、第
５図は本発明のバックアメモリ制御装置の一実施例を示
すブロック図である。第５図において、１１は図示しな
いＣＰＵＩ （第１図参照）から指定された第４図の回
転形磁気記憶駆動装置３上の読み出すべき所望のトラッ
ク４ムのアドレスを記憶するトラックアドレスレジスタ
で、ＣＰＵ１からの指定トラック番号は、トラックアド
レスライン２３に乗せられ、トラックアドレスレジスタ
１１にセットされる。２４はトラックアドレスレジスタ
１１の記憶内容を出力するトラックアドレスレジスタ出
力ラインである。１２はＣＰＵＩから読み出し指定のあ
ったセクタ番号（トラックアドレスレジスタ１１で指定
したトラック４ｉ中のセクタ番号）を乗せるセクタアド
レスライン２５上の情報を記憶するセクタアドレスレジ
スタで、その出力はセクタアドレスレジスタ出力ライン
２６に乗せられる。１３は回転形磁気記憶駆動装置３の
読み出しヘッドから読み出したデータを乗せる直列デー
タライン２７の直列データを並列データに変換する直並
列変換回路で、変換後の並列データは読み出しデータラ
イン２８に出力される。１４は直並列変換回路１３に回
転形磁気記憶駆動装置３のセクタのアドレス部中に記録
されているトラックアドレスを記憶するトラックレジス
タで、各セクタを走査中にトラックレジスタセット信号
ライン２９のセットタイミングでトラックアドレスを記
憶する。１５は同様に直並列変換回路１３にセクタのア
ドレス部中に記録されているセクタアドレスを記憶する
セクタレジスタで、各セクタを走査中にセクタレジスタ
セット信号ライン３０のセットタイミングでセクタアド
レスを記憶する。１６はトラックバッファメモリ２２に
記憶されている情報と同一の情報が記憶されているトラ
ックアドレスを示すバッファド・トラックアドレスレジ
スタで、トラックバッファメモリ２２にトラック情報を
格納した直後にトラックレジスタ１４に記憶されている
内容をバッファド・トラックアドレスレジスタセット信
号ライン３１の信号により１己ｆ意する。１７はトラッ
クアドレスレジスタ１１の内容とバッファド・トラック
アドレ・スレジスタ１６の内容とを比較する比較回路で
、両者９内容が等しい場合にアドレス一致検出信号ライ
ン３２をアクディプ状態とする。１８はセクタアドレス
レジスタ出力ライン２６の入力情報とセクタレジスタ出
力ライン３３の入力情報とのうちいずれかを選択し、選
択した結果を選択回路出力ライン３４に出力する選択回
路である。どちらの入力情報全選択するかは、アドレス
一致検出信号ライン３２の状態で決定する。この実施例
の場合は、アドレス一致検出信号ライン３２がアクティ
ブ状態のときにセクタアドレスレジスタ出力ライン２６
側を選択する。１９はアドレス生成回路で、トラ、ツク
バッファメモリ２２のアドレスの上位ビットを指定する
。ここで、第３図における各セクタ５のデータ部７の語
長を２５６語とすると、アドレス生成回路１９で生成す
るアドレスは、２進アドレスでの上位９ビット目以上（
２５６以上）のアドレスとなる。
５図は本発明のバックアメモリ制御装置の一実施例を示
すブロック図である。第５図において、１１は図示しな
いＣＰＵＩ （第１図参照）から指定された第４図の回
転形磁気記憶駆動装置３上の読み出すべき所望のトラッ
ク４ムのアドレスを記憶するトラックアドレスレジスタ
で、ＣＰＵ１からの指定トラック番号は、トラックアド
レスライン２３に乗せられ、トラックアドレスレジスタ
１１にセットされる。２４はトラックアドレスレジスタ
１１の記憶内容を出力するトラックアドレスレジスタ出
力ラインである。１２はＣＰＵＩから読み出し指定のあ
ったセクタ番号（トラックアドレスレジスタ１１で指定
したトラック４ｉ中のセクタ番号）を乗せるセクタアド
レスライン２５上の情報を記憶するセクタアドレスレジ
スタで、その出力はセクタアドレスレジスタ出力ライン
２６に乗せられる。１３は回転形磁気記憶駆動装置３の
読み出しヘッドから読み出したデータを乗せる直列デー
タライン２７の直列データを並列データに変換する直並
列変換回路で、変換後の並列データは読み出しデータラ
イン２８に出力される。１４は直並列変換回路１３に回
転形磁気記憶駆動装置３のセクタのアドレス部中に記録
されているトラックアドレスを記憶するトラックレジス
タで、各セクタを走査中にトラックレジスタセット信号
ライン２９のセットタイミングでトラックアドレスを記
憶する。１５は同様に直並列変換回路１３にセクタのア
ドレス部中に記録されているセクタアドレスを記憶する
セクタレジスタで、各セクタを走査中にセクタレジスタ
セット信号ライン３０のセットタイミングでセクタアド
レスを記憶する。１６はトラックバッファメモリ２２に
記憶されている情報と同一の情報が記憶されているトラ
ックアドレスを示すバッファド・トラックアドレスレジ
スタで、トラックバッファメモリ２２にトラック情報を
格納した直後にトラックレジスタ１４に記憶されている
内容をバッファド・トラックアドレスレジスタセット信
号ライン３１の信号により１己ｆ意する。１７はトラッ
クアドレスレジスタ１１の内容とバッファド・トラック
アドレ・スレジスタ１６の内容とを比較する比較回路で
、両者９内容が等しい場合にアドレス一致検出信号ライ
ン３２をアクディプ状態とする。１８はセクタアドレス
レジスタ出力ライン２６の入力情報とセクタレジスタ出
力ライン３３の入力情報とのうちいずれかを選択し、選
択した結果を選択回路出力ライン３４に出力する選択回
路である。どちらの入力情報全選択するかは、アドレス
一致検出信号ライン３２の状態で決定する。この実施例
の場合は、アドレス一致検出信号ライン３２がアクティ
ブ状態のときにセクタアドレスレジスタ出力ライン２６
側を選択する。１９はアドレス生成回路で、トラ、ツク
バッファメモリ２２のアドレスの上位ビットを指定する
。ここで、第３図における各セクタ５のデータ部７の語
長を２５６語とすると、アドレス生成回路１９で生成す
るアドレスは、２進アドレスでの上位９ビット目以上（
２５６以上）のアドレスとなる。
一方、２ｏはトラックバッファメモリ２２のアドレスの
下位ビットを指定するアドレスカウンタで、この実施例
の場合は、８ビツトのカウンタとしてラシ、トラック４
上の谷セクタ５を走査する前にクリアし、セクタ５のデ
ータ部７のデータを読み出しデータライン２８を通じて
トラックバッファメモリ２２に１語格納する毎にカウン
トアツプ信号入力２イン３５のカウントアツプパルスに
よシ±１する。一方、トラックバッファメモリ２２から
データを読み出し、バッファメモリ出力データ２イン３
６を通じてｃＰＵｌヘデータを転送する場合も、アドレ
スカウンタ２ｏは、データ１語毎に＋１される。３７は
トラックバッファメモリ２２へのアクセス動作、すなわ
ち、データを書き込むか、あるいは、読み出すのかを指
定する書き込み／読み出しタイミング人カシインで、ア
クセス動作の指定は書き込み／読み出し動作指定ライン
３８により行われる。２１はトラック４中のセクタ５の
データ部７をトラックバッファメモリ２２に書き込む場
合に使用し、１トラック分のデータ全トラックバッファ
メモリ２２に曹き込んだときに最大セクタ数検出ライン
３９はアクティブ状態になり、回転形磁気記憶制御装置
２は、トラックバッファメモリ２２に当該トラック４１
の全データを簀き込んだことを検知するのに使用される
。４０はセクタ検出ライン、４１はバッファメモリアド
レスラインである。
下位ビットを指定するアドレスカウンタで、この実施例
の場合は、８ビツトのカウンタとしてラシ、トラック４
上の谷セクタ５を走査する前にクリアし、セクタ５のデ
ータ部７のデータを読み出しデータライン２８を通じて
トラックバッファメモリ２２に１語格納する毎にカウン
トアツプ信号入力２イン３５のカウントアツプパルスに
よシ±１する。一方、トラックバッファメモリ２２から
データを読み出し、バッファメモリ出力データ２イン３
６を通じてｃＰＵｌヘデータを転送する場合も、アドレ
スカウンタ２ｏは、データ１語毎に＋１される。３７は
トラックバッファメモリ２２へのアクセス動作、すなわ
ち、データを書き込むか、あるいは、読み出すのかを指
定する書き込み／読み出しタイミング人カシインで、ア
クセス動作の指定は書き込み／読み出し動作指定ライン
３８により行われる。２１はトラック４中のセクタ５の
データ部７をトラックバッファメモリ２２に書き込む場
合に使用し、１トラック分のデータ全トラックバッファ
メモリ２２に曹き込んだときに最大セクタ数検出ライン
３９はアクティブ状態になり、回転形磁気記憶制御装置
２は、トラックバッファメモリ２２に当該トラック４１
の全データを簀き込んだことを検知するのに使用される
。４０はセクタ検出ライン、４１はバッファメモリアド
レスラインである。
以下、動作について説明する。まず、ＣＰＵＩからの指
定セクタのデータがトラックバッファメモリ２２中に存
在しない揚台について説明する。
定セクタのデータがトラックバッファメモリ２２中に存
在しない揚台について説明する。
比較回路１７は、トラックアドレスレジスタ１１の内容
とバッファド・トラックアドレスレジスタ１６の内容と
が不一致であるため、アドレス−紙検出信号ライン３２
はアクティブ状態とならず、選択回路１８はセクタレジ
スタ１５の出力を選択する。回転形磁気記憶制御装置２
は、回転形磁気記儂駆動装置３の所望のトラック４１を
選択し、このトラック４１のセクタ５を走査する。１こ
の走査動作において、最初に検知されたセクタ５のアド
レスは、セクタレジスタ１５に記憶され、このセクタア
ドレスに対応したトラックバッファメモリ２２の上位ア
ドレスを決定する。トラックバッファメモリ２２の下位
アドレスは、アドレスカウンタ２０によシ決定され、当
該セクタ５のデータ部７は１語ずつ順にトラックバッフ
ァメモリ２２に格納される。セクタ計数回路２１は、各
セクタ５のデータ部７をトラックバッファメモリ２２に
格納する毎に＋１され、トラック４１中の全セクタ５を
トラックバッファメモリ２２に格納したとき、回転形磁
気記憶制御装置２は、トラックバッファメモリ２２への
データ書き込み動作を終了し、バッファドΦトラックア
ドレスレジスタ１６に、トラックバッファメモリ２２に
書き込んだトラック４１のアドレスをバッファド・トラ
ツクアドレスレジスタセット信号ライン３１全通してセ
ットする。このとき、アドレス−紙検出信号ライン３２
はアクティブ状態となるため、アドレス生成回路１９は
セクタアドレスレジスタ１２側の入力情報を選択し、ト
ラックバッファメモリ２２に格納されている当該セクタ
５のデータをバッファメモリ出力データライン３６全通
してＣＰＵＩへ転送する。
とバッファド・トラックアドレスレジスタ１６の内容と
が不一致であるため、アドレス−紙検出信号ライン３２
はアクティブ状態とならず、選択回路１８はセクタレジ
スタ１５の出力を選択する。回転形磁気記憶制御装置２
は、回転形磁気記儂駆動装置３の所望のトラック４１を
選択し、このトラック４１のセクタ５を走査する。１こ
の走査動作において、最初に検知されたセクタ５のアド
レスは、セクタレジスタ１５に記憶され、このセクタア
ドレスに対応したトラックバッファメモリ２２の上位ア
ドレスを決定する。トラックバッファメモリ２２の下位
アドレスは、アドレスカウンタ２０によシ決定され、当
該セクタ５のデータ部７は１語ずつ順にトラックバッフ
ァメモリ２２に格納される。セクタ計数回路２１は、各
セクタ５のデータ部７をトラックバッファメモリ２２に
格納する毎に＋１され、トラック４１中の全セクタ５を
トラックバッファメモリ２２に格納したとき、回転形磁
気記憶制御装置２は、トラックバッファメモリ２２への
データ書き込み動作を終了し、バッファドΦトラックア
ドレスレジスタ１６に、トラックバッファメモリ２２に
書き込んだトラック４１のアドレスをバッファド・トラ
ツクアドレスレジスタセット信号ライン３１全通してセ
ットする。このとき、アドレス−紙検出信号ライン３２
はアクティブ状態となるため、アドレス生成回路１９は
セクタアドレスレジスタ１２側の入力情報を選択し、ト
ラックバッファメモリ２２に格納されている当該セクタ
５のデータをバッファメモリ出力データライン３６全通
してＣＰＵＩへ転送する。
一方、ＣＰＵＩからの指定セクタのデータがトラックバ
ッファメモリ２２中に存在する場合については、比較回
路１７の出力であるアドレス−紙検出信号ライン３２が
アクティブ状態となるため、選択回路１８はセクタアド
レスレジスタ１２の出力を入力情報として選択し、アド
レス生成回路１９全通して当該セクタ５のデータをトラ
ツクノ（ラフアメモリ２２から取シ出し、バッファメモ
リ出力データライン３６を通してＣＰＵＩへ転送する。
ッファメモリ２２中に存在する場合については、比較回
路１７の出力であるアドレス−紙検出信号ライン３２が
アクティブ状態となるため、選択回路１８はセクタアド
レスレジスタ１２の出力を入力情報として選択し、アド
レス生成回路１９全通して当該セクタ５のデータをトラ
ツクノ（ラフアメモリ２２から取シ出し、バッファメモ
リ出力データライン３６を通してＣＰＵＩへ転送する。
なお、第６図は第４図のアドレス生成回路１９とトラッ
クバッファメモリ２２の関係を表わす図である。
クバッファメモリ２２の関係を表わす図である。
上記した本発明の実施例によれば、ＣＰＵＩから読み出
し要求のあった当該セクタデータがトラックバッファメ
モリ２２中に存在しなかった場合に、当該トラックデー
タのトラックバッファメモリ２２へのデータ取シ込み動
作において、従来は当該トラック４１の先頭セクタ５か
ら最終セクタ５まで順次セクタデータを読み出して当該
トラックバッファメモリ２２に格納するようにしていた
ため、回転形磁気記憶駆動装置３の回転待時間として平
均１／２回転分の時間（通常の回転形磁気記憶駆動装置
では１０ミリ秒〜百数十ミリ秒）を要していたが、本発
明の実施例では、回転形磁気記憶駆動装置３の当該トラ
ック４１から当該トラックバッファメモリ２２へのデー
タ転送を、当該トラック４１上のセクタ走査において、
最初に遭遇したセクタ５から順次トラックバッフアメモ
リ２２０当該アドレス部に取り込むようにしたので、回
転形磁気記憶駆動装置３の回転待時間はほぼ零となシ、
回転形磁気記憶装置の応答時間を大幅に短縮して計Ｘ機
システム全体の応答性を向上することができる。
し要求のあった当該セクタデータがトラックバッファメ
モリ２２中に存在しなかった場合に、当該トラックデー
タのトラックバッファメモリ２２へのデータ取シ込み動
作において、従来は当該トラック４１の先頭セクタ５か
ら最終セクタ５まで順次セクタデータを読み出して当該
トラックバッファメモリ２２に格納するようにしていた
ため、回転形磁気記憶駆動装置３の回転待時間として平
均１／２回転分の時間（通常の回転形磁気記憶駆動装置
では１０ミリ秒〜百数十ミリ秒）を要していたが、本発
明の実施例では、回転形磁気記憶駆動装置３の当該トラ
ック４１から当該トラックバッファメモリ２２へのデー
タ転送を、当該トラック４１上のセクタ走査において、
最初に遭遇したセクタ５から順次トラックバッフアメモ
リ２２０当該アドレス部に取り込むようにしたので、回
転形磁気記憶駆動装置３の回転待時間はほぼ零となシ、
回転形磁気記憶装置の応答時間を大幅に短縮して計Ｘ機
システム全体の応答性を向上することができる。
以上説明したように、本発明によれば、トラックデータ
のトラックバッファメモリへの転送時間を短縮して回転
形磁気記憶駆動装置の応答性を改善することができ、計
算機システム全体の応答性を向上することができるとい
う効果がある。
のトラックバッファメモリへの転送時間を短縮して回転
形磁気記憶駆動装置の応答性を改善することができ、計
算機システム全体の応答性を向上することができるとい
う効果がある。
【図面の簡単な説明】
第１図は中央処理装置と回転形磁気記憶制御装置と回転
形磁気記憶駆動装置の関係を示す図、第２図は回転形磁
気記憶制御装置内にトラックバッファメモリを有する場
合の従来のパンツアメモリ制御方式を説明するための図
、第３図は回転形磁気記憶駆動装置の媒体上でのトラッ
クフォーマットの一例を示す図、第４図は本発明の回転
形磁気記憶制御装置のバックアメモリ制御装置の概念図
、第５図は本発明の回転形磁気記憶制御装置のバッファ
メモリ制御装置の一実施例を示すブロック図、第６図は
第５図のアドレス生成回路とトラックバッファメモリの
関係を表わす図である。 １・・・ＣＰＵ、２・・・回転形磁気記憶制御装置、３
・・・回転形磁気記憶駆動装置、４ｖ ４ ａ＋ ４
ｂ＋・・・４ｍ・・・トラック、５・・・セクタ、６・
・・アドレス部、７・・・データ部、８・・・トラック
アドレス部、セクタアドレス部、１１・・・トラックア
ドレスレジスタ、１２・・・セクタアドレスレジスタ、
１３・・・直並列変換回路、１４・・・トラックレジス
タ、１５・・・セクタレジスタ、１６・・・バッファド
・トラックアドレスレジスタ、１７・・・比較回路、１
８・・・選択回路、１９・・・アドレス生成回路、２０
・・・アドレスカウンタ、２１・・・セクタ計数回路、
２２・・・トラックバッフアメそり。 噌１図 牢３図 ｑ
形磁気記憶駆動装置の関係を示す図、第２図は回転形磁
気記憶制御装置内にトラックバッファメモリを有する場
合の従来のパンツアメモリ制御方式を説明するための図
、第３図は回転形磁気記憶駆動装置の媒体上でのトラッ
クフォーマットの一例を示す図、第４図は本発明の回転
形磁気記憶制御装置のバックアメモリ制御装置の概念図
、第５図は本発明の回転形磁気記憶制御装置のバッファ
メモリ制御装置の一実施例を示すブロック図、第６図は
第５図のアドレス生成回路とトラックバッファメモリの
関係を表わす図である。 １・・・ＣＰＵ、２・・・回転形磁気記憶制御装置、３
・・・回転形磁気記憶駆動装置、４ｖ ４ ａ＋ ４
ｂ＋・・・４ｍ・・・トラック、５・・・セクタ、６・
・・アドレス部、７・・・データ部、８・・・トラック
アドレス部、セクタアドレス部、１１・・・トラックア
ドレスレジスタ、１２・・・セクタアドレスレジスタ、
１３・・・直並列変換回路、１４・・・トラックレジス
タ、１５・・・セクタレジスタ、１６・・・バッファド
・トラックアドレスレジスタ、１７・・・比較回路、１
８・・・選択回路、１９・・・アドレス生成回路、２０
・・・アドレスカウンタ、２１・・・セクタ計数回路、
２２・・・トラックバッフアメそり。 噌１図 牢３図 ｑ
Claims (1)
- １、回転形磁気記憶駆動装置のトラック単位のトラック
バッファメモリを有し、中央処理装置からトラックアド
レスと当該トラックのセクタアドレスが指定されて当該
セクタのデータを読み出すときに、前記セクタのデータ
が前記トラックバッファメモリ中に存在する場合は、前
記トラックバッファメモリからデータを読み出して前記
中央処理装置へデータ転送し、前記トラックバッファメ
モリ中に前記セクタのデータが存在しない場合は、前記
回転形磁気記憶駆動装置の前記中央処理装置からトラッ
クアドレスを指定されたトラックのすべてのセクタのデ
ータを前記トラックバッファメモリ中に取り込んで、当
該セクタのデータを読み出して前記中央処理装置へデー
タ転送するようにしてなる回転形磁気記憶制御装置にお
いて、前記トラックバッファメモリの前記回転形磁気記
憶駆動装置のトラック中のセクタ番号に対応したアドレ
スを記憶する手段と、前記トラックバッファメモリ中に
前記中央処理装置からアドレスを指定されたセクタのデ
ータが存在しない場合に当該トラックデータを前記トラ
ックバックアメモリ中に取シ込むためのセクタ走査開始
後最初に検出したセクタのデータから前記トラックバッ
ファメモリに取り込む手段とを備え、前記セクタ走査開
始後最初に検出したセクタから該セクタの直前のセクタ
までの１トラック分のセクタのデータを順次前記トラッ
クバッファメモリに取り込む構成としであることを特徴
とする回転形磁気記憶制御装置のバッファメモリ制御装
置。□
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004994A JPS60150128A (ja) | 1984-01-13 | 1984-01-13 | 回転形磁気記憶制御装置のバツフアメモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004994A JPS60150128A (ja) | 1984-01-13 | 1984-01-13 | 回転形磁気記憶制御装置のバツフアメモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150128A true JPS60150128A (ja) | 1985-08-07 |
Family
ID=11599150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004994A Pending JPS60150128A (ja) | 1984-01-13 | 1984-01-13 | 回転形磁気記憶制御装置のバツフアメモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150128A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292022A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | データ転送制御方法 |
| JPS62187927A (ja) * | 1986-02-13 | 1987-08-17 | Nec Corp | 光デイスク記憶装置 |
| JPH05505117A (ja) * | 1989-12-14 | 1993-08-05 | エロフ エリクソン | 創傷の診断および治療用のシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769354A (en) * | 1980-10-09 | 1982-04-28 | Ricoh Co Ltd | Data base access system |
| JPS57111757A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Track buffer memory system |
-
1984
- 1984-01-13 JP JP59004994A patent/JPS60150128A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769354A (en) * | 1980-10-09 | 1982-04-28 | Ricoh Co Ltd | Data base access system |
| JPS57111757A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Track buffer memory system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292022A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | データ転送制御方法 |
| JPS62187927A (ja) * | 1986-02-13 | 1987-08-17 | Nec Corp | 光デイスク記憶装置 |
| JPH05505117A (ja) * | 1989-12-14 | 1993-08-05 | エロフ エリクソン | 創傷の診断および治療用のシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384669A (en) | Combining small records into a single record block for recording on a record media | |
| US6295176B1 (en) | Apparatus and process for identifying sectors in a headerless sector data track | |
| US4780808A (en) | Control of cache buffer for memory subsystem | |
| US4507693A (en) | Control apparatus for rotation type storage device | |
| US4797755A (en) | System and method for transferring data between a plurality of disks and a memory | |
| JPS62117049A (ja) | デイジタルデ−タ転送システム | |
| EP0036483B1 (en) | Information transfer between a main storage and a cyclic bulk memory in a data processing system | |
| WO1996027882A1 (en) | Defect management for automatic track processing without id field | |
| JPS5843777B2 (ja) | 回転形磁気記憶装置 | |
| JPS60150128A (ja) | 回転形磁気記憶制御装置のバツフアメモリ制御装置 | |
| KR100659915B1 (ko) | 데이터 전송 방법 및 장치 | |
| JPH11259238A (ja) | 信号処理装置 | |
| JP2510662B2 (ja) | デ―タ記録制御方法 | |
| JPS6375950A (ja) | Ｆｂａデイスクのキヤツシユ制御方式 | |
| JPS6095762A (ja) | 磁気デイスク制御装置 | |
| JPH0223572A (ja) | 外部記憶制御装置 | |
| JPS6358668A (ja) | 磁気記録再生装置のアクセス制御装置 | |
| JP2562605B2 (ja) | 磁気ディスク制御装置 | |
| EP0109306A2 (en) | Cache memory apparatus for computer | |
| JP3264985B2 (ja) | ディスク制御装置 | |
| JPS61196323A (ja) | 回転形デイスク制御方式 | |
| JPH04341977A (ja) | データ再生制御方式 | |
| JPH08123628A (ja) | ディスクアレイ装置 | |
| JPH01307990A (ja) | バブルメモリ装置 | |
| JPH0635620A (ja) | 記憶装置の制御方式 |