JPH0223572A - 外部記憶制御装置 - Google Patents
外部記憶制御装置Info
- Publication number
- JPH0223572A JPH0223572A JP17082888A JP17082888A JPH0223572A JP H0223572 A JPH0223572 A JP H0223572A JP 17082888 A JP17082888 A JP 17082888A JP 17082888 A JP17082888 A JP 17082888A JP H0223572 A JPH0223572 A JP H0223572A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- transfer
- sectors
- external storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004904 shortening Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(目次〕
概要
産業上の利用分野
従来の技術(第5.6,8図)
発明が解決しようとする課題
課題を解決するための手段(第1図)
作用(第1図)
実施例(第2.3,4,5,6.7図)発明の効果
(概要)
メモリ装置と、トラック毎のセクタ単位でデータの記録
を行う回転型の外部記憶装置との間で当該単位でデータ
の転送の制御を行う外部記憶制御装置に関し、 高速にアクセス及び転送を行うことができる外部記憶制
御装置を提供することを目的とし、前記記憶装置におけ
るアクセス位置にあるセクタについて当該セクタの識別
情報を順次保持する識別情報保持部と、転送の対象とな
るセクタ範囲を指定する範囲情報を保持するセクタ範囲
保持部と、前記識別情報及び範囲情報に基づいてアクセ
ス位置にある前記セクタが転送の対象となるか否かを判
定するセクタ判定部と、転送の対象と判定された場合に
は当該セクタの識別情報及び範囲情報に基づいてメモリ
の対応するアドレスを指定するアドレス指定部と、前記
セクタ範囲を指定するとともに、アクセス位置にあるセ
クタが転送対象と判定された場合にデータの転送を行う
転送制御部とを有するものである。
を行う回転型の外部記憶装置との間で当該単位でデータ
の転送の制御を行う外部記憶制御装置に関し、 高速にアクセス及び転送を行うことができる外部記憶制
御装置を提供することを目的とし、前記記憶装置におけ
るアクセス位置にあるセクタについて当該セクタの識別
情報を順次保持する識別情報保持部と、転送の対象とな
るセクタ範囲を指定する範囲情報を保持するセクタ範囲
保持部と、前記識別情報及び範囲情報に基づいてアクセ
ス位置にある前記セクタが転送の対象となるか否かを判
定するセクタ判定部と、転送の対象と判定された場合に
は当該セクタの識別情報及び範囲情報に基づいてメモリ
の対応するアドレスを指定するアドレス指定部と、前記
セクタ範囲を指定するとともに、アクセス位置にあるセ
クタが転送対象と判定された場合にデータの転送を行う
転送制御部とを有するものである。
本発明は外部記憶装置アクセス制御装置に係り、特にメ
モリ装置と、トラック毎のセクタ単位でデータの記録を
行う回転型の外部記憶装置との間で当該単位でデータの
転送の制御を行う外部記憶制御装置に関する。
モリ装置と、トラック毎のセクタ単位でデータの記録を
行う回転型の外部記憶装置との間で当該単位でデータの
転送の制御を行う外部記憶制御装置に関する。
(従来の技術)
従来、第8図に示すような外部記憶制御装置があった。
本装置は半導体メモリ82と磁気ディスク等の回転型の
外部記憶装置83との間のデータの転送の制御を行う主
制御部81と5順次転送する対象となるセクタ番号を保
持する転送セクタ番号レジスタ84aと、転送されたセ
クタの個数について順次計数を行う転送セクタ・カウン
タ84bと、比較器85と、前記外部記憶装置83での
書込みまたは読出し等のアクセス位置にあるセクタを識
別する識別情報としてのセクタ番号を保持するアクセス
位置セクタ番号レジスタ86と、当該レジスタ86に保
持されているセクタ番号と前記セクタ番号レジスタ84
a及び前記転送セクタカウンタ84aに保持されている
値とを比較し、一致した場合には前記制御部81に一致
信号を送出する比較器85と、転送対象となるメモリの
アドレスについての計数を行う転送アドレスカウンタ8
7とを有する。
外部記憶装置83との間のデータの転送の制御を行う主
制御部81と5順次転送する対象となるセクタ番号を保
持する転送セクタ番号レジスタ84aと、転送されたセ
クタの個数について順次計数を行う転送セクタ・カウン
タ84bと、比較器85と、前記外部記憶装置83での
書込みまたは読出し等のアクセス位置にあるセクタを識
別する識別情報としてのセクタ番号を保持するアクセス
位置セクタ番号レジスタ86と、当該レジスタ86に保
持されているセクタ番号と前記セクタ番号レジスタ84
a及び前記転送セクタカウンタ84aに保持されている
値とを比較し、一致した場合には前記制御部81に一致
信号を送出する比較器85と、転送対象となるメモリの
アドレスについての計数を行う転送アドレスカウンタ8
7とを有する。
本装置は次のように動作する。
ステップSAIで前記主制御部81が前記外部記憶装置
83に対するアクセス命令を解析し、最初に、転送する
セクタ番号を転送セクタ番号レジスタ84aに、転送セ
クタ数を転送セクタカウンタ84bに、転送対象となる
メモリ82の開始アドレスを転送アドレスカウンタ87
に各々設定する。
83に対するアクセス命令を解析し、最初に、転送する
セクタ番号を転送セクタ番号レジスタ84aに、転送セ
クタ数を転送セクタカウンタ84bに、転送対象となる
メモリ82の開始アドレスを転送アドレスカウンタ87
に各々設定する。
また、アクセス位置セクタ番号レジスタ86には前記外
部記憶装置83から送られてくるアクセス位置に到達し
たセクタの番号が順次設定される。
部記憶装置83から送られてくるアクセス位置に到達し
たセクタの番号が順次設定される。
ステップSA2で前記比較器85は転送セクタ番号レジ
スタ84aに保持されている値を、アクセス位置レジス
タ86に保持されている値とを比較し、一致した場合に
は前記制御部81に対して一致信号を送出する。
スタ84aに保持されている値を、アクセス位置レジス
タ86に保持されている値とを比較し、一致した場合に
は前記制御部81に対して一致信号を送出する。
ステップSA3で前記制御部81は当該比較器85から
の一致信号があった場合には前記転送アドレスカウンタ
の値をインクリメント(増加)させなから1セクタ分の
データの転送を行うことになる。
の一致信号があった場合には前記転送アドレスカウンタ
の値をインクリメント(増加)させなから1セクタ分の
データの転送を行うことになる。
ステップSA4で1セクタ分のデータの転送が終了した
場合には前記制御部81は前記転送セクタ番号レジスタ
84aに保持されている値をインクリメント(増加)さ
せ、当該転送セクタカウンタ84bをデクリメント(減
少)させる。
場合には前記制御部81は前記転送セクタ番号レジスタ
84aに保持されている値をインクリメント(増加)さ
せ、当該転送セクタカウンタ84bをデクリメント(減
少)させる。
ステップSA5で当該転送セクタカウンタ84bが“O
″でない場合には前述したステップSA2に戻り、デー
タの転送を継続する。
″でない場合には前述したステップSA2に戻り、デー
タの転送を継続する。
一方、ステップSA6で前記転送セクタカウンタ84b
が“0゛′ならば、外部記憶装置83とのデータ転送を
終了する。
が“0゛′ならば、外部記憶装置83とのデータ転送を
終了する。
(発明が解決しようとする課題)
ところで、従来の外部記憶制御装置にあっては、前述し
たような手順でアクセスを行うため、複数のセクタを転
送する際に、複数のセクタに対してアクセスを行う場合
にはセクタ番号の小さなセクタに関するデータから順次
アクセスを行わなければならなかった。
たような手順でアクセスを行うため、複数のセクタを転
送する際に、複数のセクタに対してアクセスを行う場合
にはセクタ番号の小さなセクタに関するデータから順次
アクセスを行わなければならなかった。
したがって、複数のセクタに対するアクセスを行う際に
は、アクセス位置に後続のセクタが位置した場合であっ
ても、当該セクタに対してアクセスを行うことができず
、先頭のセクタがアクセス点に位置するまで、長時間待
たなければならないという問題点を有していた。
は、アクセス位置に後続のセクタが位置した場合であっ
ても、当該セクタに対してアクセスを行うことができず
、先頭のセクタがアクセス点に位置するまで、長時間待
たなければならないという問題点を有していた。
すなわち、第5図(a)及び(b)に示すように外部記
憶装置のあるトラックのセクタ口〜5のセクタ領域につ
いてアクセスする場合にであって、アクセスを開始する
アクセス位置、すなわちヘッド位置が(a)のA点(セ
クタ10)にある場合には同図(b)に示すようにセク
タ0〜5についてはα(交代用セクタ)の後、直ちにア
クセスが行われることになるが、ヘッド位置が(a)の
B点にある場合にはセクタ4、セクタ5がアクセス対象
であるにも拘らず、−旦セクタ0まで進んだ後に順次ア
クセスが行われることになる。
憶装置のあるトラックのセクタ口〜5のセクタ領域につ
いてアクセスする場合にであって、アクセスを開始する
アクセス位置、すなわちヘッド位置が(a)のA点(セ
クタ10)にある場合には同図(b)に示すようにセク
タ0〜5についてはα(交代用セクタ)の後、直ちにア
クセスが行われることになるが、ヘッド位置が(a)の
B点にある場合にはセクタ4、セクタ5がアクセス対象
であるにも拘らず、−旦セクタ0まで進んだ後に順次ア
クセスが行われることになる。
また、交代セクタが存在する場合には、第6図(b)に
示すようにセクタの配置が通常と異なるため、更に余計
な回転待ちが必要となり外部記憶装置のアクセス時間が
大幅に増加するという問題点を有していた。
示すようにセクタの配置が通常と異なるため、更に余計
な回転待ちが必要となり外部記憶装置のアクセス時間が
大幅に増加するという問題点を有していた。
そこで、本発明は以上の問題点を解決することを技術的
課題とするものであって、高速にアクセス及びデータの
転送を行うことができる外部記憶制御装置を提供するこ
とを目的としてなされたものである。
課題とするものであって、高速にアクセス及びデータの
転送を行うことができる外部記憶制御装置を提供するこ
とを目的としてなされたものである。
以上の技術的課題を解決するため本発明は第1図に示す
ように2メモリ装置2と、トラック毎のセクタ単位でデ
ータの記録を行う回転型の外部記憶装置3との間で当該
単位でデータの転送の制御を行う外部記憶制御装置にお
いて、前記記憶装置3におけるアクセス位置にあるセク
タについて当該セクタの識別情報を順次保持するセクタ
識別情報保持部6と、転送の対象となるセクタ範囲を指
定する範囲情報を保持する転送セクタ範囲保持部4と、
当該範囲情報及び識別情報に基づいてアクセス位置にあ
る前記セクタが転送の対象となるか否かを判定するセク
タ判定部5と、転送の対象となるセクタと判定された場
合に当該セクタの識別情報及び範囲情報に基づいてメモ
リ2の対応するアドレスを指定するアドレス指定部7と
、前記記憶装置3に対するアクセス命令を解析して転送
されるべき前記セクタ範囲を指定するとともに、アクセ
ス位置にあるセクタが当該範囲内と判定された場合には
データの転送を行う転送制御部1とを有するものである
。
ように2メモリ装置2と、トラック毎のセクタ単位でデ
ータの記録を行う回転型の外部記憶装置3との間で当該
単位でデータの転送の制御を行う外部記憶制御装置にお
いて、前記記憶装置3におけるアクセス位置にあるセク
タについて当該セクタの識別情報を順次保持するセクタ
識別情報保持部6と、転送の対象となるセクタ範囲を指
定する範囲情報を保持する転送セクタ範囲保持部4と、
当該範囲情報及び識別情報に基づいてアクセス位置にあ
る前記セクタが転送の対象となるか否かを判定するセク
タ判定部5と、転送の対象となるセクタと判定された場
合に当該セクタの識別情報及び範囲情報に基づいてメモ
リ2の対応するアドレスを指定するアドレス指定部7と
、前記記憶装置3に対するアクセス命令を解析して転送
されるべき前記セクタ範囲を指定するとともに、アクセ
ス位置にあるセクタが当該範囲内と判定された場合には
データの転送を行う転送制御部1とを有するものである
。
(作用)
本装置は次のように動作する。
前記転送制御部1は前記外部記憶装置3に対するアクセ
ス命令を解析して転送の対象となる前記セクタ範囲を指
定して、前記保持部4に当該範囲を表す範囲情報が保持
させる。
ス命令を解析して転送の対象となる前記セクタ範囲を指
定して、前記保持部4に当該範囲を表す範囲情報が保持
させる。
また前記外部記憶装置3においてアクセス位置にあるセ
クタ番号等のセクタを識別する識別情報が順次前記セク
タ識別情報保持部6に保持される。
クタ番号等のセクタを識別する識別情報が順次前記セク
タ識別情報保持部6に保持される。
ここで、「アクセス位置にあるセクタ」とはアクセス用
のヘッドが位置しているセクタをいう。
のヘッドが位置しているセクタをいう。
前記セクタ判定部5によりアクセス位置にあるセクタが
転送対象となっている前記セクタ範囲内に属する場合に
は、前記制御部1及びアドレス指定部7にその旨を示す
信号が通知される。
転送対象となっている前記セクタ範囲内に属する場合に
は、前記制御部1及びアドレス指定部7にその旨を示す
信号が通知される。
すると、アドレス位置指定部7は当該信号を受けた場合
には前記セクタ範囲を表す範囲情報及び前記識別情報に
基づいて前記メモリ2に対して対応するアドレス位置を
指定してアクセスを行うとともに、前記制御部1はセク
タの配列順序の如何に拘らず、アクセス位置に到達した
セクタから順次データの転送を行うようにしている。
には前記セクタ範囲を表す範囲情報及び前記識別情報に
基づいて前記メモリ2に対して対応するアドレス位置を
指定してアクセスを行うとともに、前記制御部1はセク
タの配列順序の如何に拘らず、アクセス位置に到達した
セクタから順次データの転送を行うようにしている。
したがって、セクタがどのような配置であっても、全セ
クタが−通り出現するほぼ1回転の間に1つのトラック
についてのアクセスを終了させることができることにな
る。
クタが−通り出現するほぼ1回転の間に1つのトラック
についてのアクセスを終了させることができることにな
る。
続いて、本発明の実施例について説明する。
本実施例に係る外部記憶制御装置は第2図に示すように
、半導体メモリ12と、データをトラック毎のセクタ単
位で記録を行う磁気ディスク装置等の回転型の外部記憶
装置13と、データの転送に関して現に書込みまたは読
出しが行われるアクセス位置にある前記外部記憶装置1
3のセクタを識別する識別情報としてのセクタ番号を保
持するセクタ識別情転保持部6としてのアクセス位置セ
クタ番号レジスタ16とを有する。
、半導体メモリ12と、データをトラック毎のセクタ単
位で記録を行う磁気ディスク装置等の回転型の外部記憶
装置13と、データの転送に関して現に書込みまたは読
出しが行われるアクセス位置にある前記外部記憶装置1
3のセクタを識別する識別情報としてのセクタ番号を保
持するセクタ識別情転保持部6としてのアクセス位置セ
クタ番号レジスタ16とを有する。
本装置は、また各トラック毎に転送すべきセクタ範囲を
指定する範囲情報を保持する転送セクタ範囲保持部14
と、前記アクセス位置セクタ番号レジスタ16に保持さ
れたセクタ番号及び前記範囲情報に基づいてアクセス位
置にあるセクタが転送範囲内に属するか否かを判定を行
うセクタ判定部5としてのセクタ判定回路15と、当該
セクタ判定回路15により前記範囲内に属すると判定さ
れた場合には前記セクタ番号及び指定された前記範囲情
報に基づいて、転送に関し半導体メモリ12の対応する
アドレス位置を指定するアドレス位置指定部17と、前
記外部記憶装置13に対するアクセス命令を解析して転
送の対象となるセクタ範囲を指定するとともに、転送対
象のセクタと判定された場合に前記メモリ12と外部記
憶装置13との間でデータの転送を行う転送制御部11
とを有するものである。
指定する範囲情報を保持する転送セクタ範囲保持部14
と、前記アクセス位置セクタ番号レジスタ16に保持さ
れたセクタ番号及び前記範囲情報に基づいてアクセス位
置にあるセクタが転送範囲内に属するか否かを判定を行
うセクタ判定部5としてのセクタ判定回路15と、当該
セクタ判定回路15により前記範囲内に属すると判定さ
れた場合には前記セクタ番号及び指定された前記範囲情
報に基づいて、転送に関し半導体メモリ12の対応する
アドレス位置を指定するアドレス位置指定部17と、前
記外部記憶装置13に対するアクセス命令を解析して転
送の対象となるセクタ範囲を指定するとともに、転送対
象のセクタと判定された場合に前記メモリ12と外部記
憶装置13との間でデータの転送を行う転送制御部11
とを有するものである。
また、前記転送制御部11は主制御部11a及びメモリ
管理テーブルllbを有する。
管理テーブルllbを有する。
さらに、前記セクタ範囲保持部14は転送されるセクタ
の範囲を表す範囲情報としての転送開始セクタ番号及び
転送終了セクタ番号を各々保持する転送開始セクタ番号
レジスタ14a及び転送終了セクタ番号レジスタ14b
とを宥する。
の範囲を表す範囲情報としての転送開始セクタ番号及び
転送終了セクタ番号を各々保持する転送開始セクタ番号
レジスタ14a及び転送終了セクタ番号レジスタ14b
とを宥する。
また、前記アドレス指定回路17は指定された先頭から
の相対番地を表すオフセットアドレスを前記アクセス位
置にあるセクタ番号及び前記転送開始セクタ番号に基づ
いて生成するオフセットアドレス生成回路19と、当該
生成回路19により生成されたオフセットアドレス及び
前記主制御部11aからの制御信号に基づいて転送対象
の半導体メモリ12に対して転送対象のアドレスの指定
を行う転送アドレスカウンタ18とを有する。
の相対番地を表すオフセットアドレスを前記アクセス位
置にあるセクタ番号及び前記転送開始セクタ番号に基づ
いて生成するオフセットアドレス生成回路19と、当該
生成回路19により生成されたオフセットアドレス及び
前記主制御部11aからの制御信号に基づいて転送対象
の半導体メモリ12に対して転送対象のアドレスの指定
を行う転送アドレスカウンタ18とを有する。
第3図に64セクタ/トラツク、256バイト/セクタ
の外部記憶制御装置に本実施例を適用した場合について
さらに詳細に示す。
の外部記憶制御装置に本実施例を適用した場合について
さらに詳細に示す。
同図において、前記メモリ12としてバッファ・メモリ
を使用したものであり、当該メモリ12は256バイト
の容量を有するRAMを用いたセクタバッファ64個に
より構成され、上位装置と外部記憶装置13との間で転
送されるデータを一時蓄えるものである。
を使用したものであり、当該メモリ12は256バイト
の容量を有するRAMを用いたセクタバッファ64個に
より構成され、上位装置と外部記憶装置13との間で転
送されるデータを一時蓄えるものである。
また、前記メモリ管理用テーブルllbには各セクタバ
ッファに格納されているデータが有効か無効かを示すフ
ラグが格納されている。
ッファに格納されているデータが有効か無効かを示すフ
ラグが格納されている。
前記オフセット生成回路19及びセクタ判定回路15は
減算器15a、15bと、ゲート15c、15dとを有
し、転送範囲にあるセクタか否かの判定と、転送開始セ
クタから判定されたセクタまでのオフセット・アドレス
の生成を行うものである。
減算器15a、15bと、ゲート15c、15dとを有
し、転送範囲にあるセクタか否かの判定と、転送開始セ
クタから判定されたセクタまでのオフセット・アドレス
の生成を行うものである。
さらに前記転送アドレスカウンタ18は転送対象となる
セクタに対応するオフセット・レジスタ18aとセクタ
内の相対アドレスを示すカウンタ18bとからなる。
セクタに対応するオフセット・レジスタ18aとセクタ
内の相対アドレスを示すカウンタ18bとからなる。
その他、本実施例は接続の切換えを行うアドレスマルチ
プレクサ20を有している。
プレクサ20を有している。
本実施例は次のように動作する。
第4図の流れ図に基づいて説明する。
ステップSJIで第2図に示した転送制御部11の主制
御部11aは上位装置からのコマンドを受けとると、ス
テップSJ2で当該コマンドを解析する。
御部11aは上位装置からのコマンドを受けとると、ス
テップSJ2で当該コマンドを解析する。
当該主制御部11aは解析結果が読出しの処理であれば
ステップSJ3に進み、処理対象のセクタをトラック単
位に分割するとともに、前記転送開始セクタ番号レジス
タ14a及び前記転送終了セクタレジスタ14bをセッ
トし、前記メモリ管理テーブルllbを“0゛になって
いることを確認する。
ステップSJ3に進み、処理対象のセクタをトラック単
位に分割するとともに、前記転送開始セクタ番号レジス
タ14a及び前記転送終了セクタレジスタ14bをセッ
トし、前記メモリ管理テーブルllbを“0゛になって
いることを確認する。
ステップSJ4で目的トラックヘシーク動作を行う。
シーク動作が完了した後、ステップSJ5で前記アクセ
ス位置セクタ番号レジスタ16にヘッド位置すなわち、
アクセス位置に到達したセクタ番号が順次保持されるこ
とになり、セクタ判定回路15の減算器15a、15b
等により当該セクタが転送の対象となるセクタであるか
否かの判定が行われることになる。
ス位置セクタ番号レジスタ16にヘッド位置すなわち、
アクセス位置に到達したセクタ番号が順次保持されるこ
とになり、セクタ判定回路15の減算器15a、15b
等により当該セクタが転送の対象となるセクタであるか
否かの判定が行われることになる。
ステップSJ6で当該アクセス位置セクタ番号レジスタ
16に保持されている番号のセクタが転送範囲内のセク
タでない場合には転送範囲内のセクタが保持されるまで
待ち、保持されているセクタが当該範囲内のセクタであ
ると判断された場合にはステップSJ7に進む。
16に保持されている番号のセクタが転送範囲内のセク
タでない場合には転送範囲内のセクタが保持されるまで
待ち、保持されているセクタが当該範囲内のセクタであ
ると判断された場合にはステップSJ7に進む。
ここで、第3図に示すようにアクセス位置にあるセクタ
が転送範囲に存在する場合には前記アクセス位置セクタ
番号レジスタ16に保持されている値(B)は減算器1
5aにおいては前記転送終了セクタ番号レジスタ14b
に保持されている値(A)よりも小さいはずであり、当
該減算器15a (A−B)からは正の符号を表す゛1
011状態のborrow信号が出力され、減算器15
bにおいては前記アクセス位置セクタ番号レジスタ16
に保持されている値(A)は前記転送開始セクタ番号レ
ジスタ14aに保持されている値(B)よりも大きいは
ずであるから当該減算器15b (A−B)からも正の
符号を表す“OIj状態のborrow信号が出力され
ることになり、当該信号の出力により前記セクタは前記
範囲内にある旨が示される。
が転送範囲に存在する場合には前記アクセス位置セクタ
番号レジスタ16に保持されている値(B)は減算器1
5aにおいては前記転送終了セクタ番号レジスタ14b
に保持されている値(A)よりも小さいはずであり、当
該減算器15a (A−B)からは正の符号を表す゛1
011状態のborrow信号が出力され、減算器15
bにおいては前記アクセス位置セクタ番号レジスタ16
に保持されている値(A)は前記転送開始セクタ番号レ
ジスタ14aに保持されている値(B)よりも大きいは
ずであるから当該減算器15b (A−B)からも正の
符号を表す“OIj状態のborrow信号が出力され
ることになり、当該信号の出力により前記セクタは前記
範囲内にある旨が示される。
ステップSJ7では当該borrow信号が出力された
場合に外部記憶装置13からのセクタ・データ部の検出
信号に同期して前記減算器15b等により得られたオフ
セットアドレスを転送アドレス・カウンタ18のオフセ
ットレジスタ18aに保持するとともに、前記主制御部
11aに対して転送開始の指示信号を送る。
場合に外部記憶装置13からのセクタ・データ部の検出
信号に同期して前記減算器15b等により得られたオフ
セットアドレスを転送アドレス・カウンタ18のオフセ
ットレジスタ18aに保持するとともに、前記主制御部
11aに対して転送開始の指示信号を送る。
ステップSJ8において、主制御部11aは前記転送ア
ドレス・カウンタ18のオフセット・レジスタ18aに
保持されているオフセットアドレスによる指定に対応す
る前記メモリ管理テーブルllbに保持されているデー
タが0′°の場合には、当該カウンタ18bをインクリ
メントしながら前記転送アドレスカウンタ18の示すバ
ッファ位置に外部記憶装置13から転送されたデータを
順次書き込む。
ドレス・カウンタ18のオフセット・レジスタ18aに
保持されているオフセットアドレスによる指定に対応す
る前記メモリ管理テーブルllbに保持されているデー
タが0′°の場合には、当該カウンタ18bをインクリ
メントしながら前記転送アドレスカウンタ18の示すバ
ッファ位置に外部記憶装置13から転送されたデータを
順次書き込む。
一方、主制御部11aは前記オフセットレジスタ18a
に保持されているオフセットアドレスに対応するバッフ
ァ管理テーブルllbに保持されているデータが1′の
場合には既に有効なデータが当該メモリ12に格納され
ているので転送な行わずに次の転送開始指示を待つ。
に保持されているオフセットアドレスに対応するバッフ
ァ管理テーブルllbに保持されているデータが1′の
場合には既に有効なデータが当該メモリ12に格納され
ているので転送な行わずに次の転送開始指示を待つ。
さらに、ステップSJ9で1セクタ分のデータの転送が
終了した場合には前記主制御部11aは前記オフセット
・レジスタ18aにより示されるメモリ管理テーブルl
lbの対応する位置に正常終了の場合には“°1′′を
異常終了の場合には“0°°を書き込むことになる。
終了した場合には前記主制御部11aは前記オフセット
・レジスタ18aにより示されるメモリ管理テーブルl
lbの対応する位置に正常終了の場合には“°1′′を
異常終了の場合には“0°°を書き込むことになる。
以上の動作を前記転送範囲内の全セクタについて繰り返
し、ステップ5JIOで前記転送範囲内の全セクタにつ
いて前記メモリ管理テーブル11bが全て“1パになる
まで繰り返す。すると、前記メモリ12中にセクタ番号
の順にトラック中の転送データが格納される。そこで、
ステップ5JIIで当該メモリ12中のデータを上位装
置に転送し、前記メモリ管理テーブルllbの値を“0
°′に戻す。
し、ステップ5JIOで前記転送範囲内の全セクタにつ
いて前記メモリ管理テーブル11bが全て“1パになる
まで繰り返す。すると、前記メモリ12中にセクタ番号
の順にトラック中の転送データが格納される。そこで、
ステップ5JIIで当該メモリ12中のデータを上位装
置に転送し、前記メモリ管理テーブルllbの値を“0
°′に戻す。
以上の動作をコマンドにより転送が求められた各トラッ
クについて繰り返すことにより読み出し処理が行われる
ことになる。
クについて繰り返すことにより読み出し処理が行われる
ことになる。
書込みについても同様の手法により第4図の流れ図ステ
ップ5J12からステップ5J20までに示すように行
われることになり、その他の処理(ステップ5J21)
についても同様である。
ップ5J12からステップ5J20までに示すように行
われることになり、その他の処理(ステップ5J21)
についても同様である。
以上説明したように本実施例によれば読出しの場合には
前記転送範囲内にあると判定されたセクタのデータから
順次前記メモリ12に格納し、当該メモリ12に当該範
囲内にある全セクタが格納された時点で、セクタ番号の
順に上位装置へデータを転送することができる。
前記転送範囲内にあると判定されたセクタのデータから
順次前記メモリ12に格納し、当該メモリ12に当該範
囲内にある全セクタが格納された時点で、セクタ番号の
順に上位装置へデータを転送することができる。
また書込みの場合には上位装置からセクタ番号の順に転
送されたデータをメモリ12(バッファメモリ)に格納
し、その後、判定された順にセクタへデータを書き込む
ことができる。
送されたデータをメモリ12(バッファメモリ)に格納
し、その後、判定された順にセクタへデータを書き込む
ことができる。
従って、磁気ディスク等の記録媒体がほぼ一回転する間
にトラック上の必要なセクタを全て転送することができ
、複数のセクタを転送する際には特にアクセス時間の短
縮に効果がある。
にトラック上の必要なセクタを全て転送することができ
、複数のセクタを転送する際には特にアクセス時間の短
縮に効果がある。
また、本実施例ではメモリ管理テーブルを適宜検査し、
必要範囲のセクタ転送終了を直ちに検出するので、少な
いセクタ数の転送の際にも従来方式に比較してアクセス
時間が増大することはない。
必要範囲のセクタ転送終了を直ちに検出するので、少な
いセクタ数の転送の際にも従来方式に比較してアクセス
時間が増大することはない。
以上説明したように本実施例によると従来の計算器及び
外部記憶装置のハードウェア、ラフ1ヘウエアを何ら変
更することなくアクセス時間を短縮する外部記憶制御装
置を提供することができる。
外部記憶装置のハードウェア、ラフ1ヘウエアを何ら変
更することなくアクセス時間を短縮する外部記憶制御装
置を提供することができる。
次に他の実施例について説明する。
本実施例は前述した実施例と異なり、前記実施例のメモ
リ管理テーブルllbに有効データの有無の他にデータ
誤りの有無とECCデータを格納することにより、他の
セクタを転送中に平行してデータ誤りを訂正して更にア
クセス時間を短縮することができる。
リ管理テーブルllbに有効データの有無の他にデータ
誤りの有無とECCデータを格納することにより、他の
セクタを転送中に平行してデータ誤りを訂正して更にア
クセス時間を短縮することができる。
またオフセット基準アドレスレジスタと減算器を追加す
ることによりオフセット基準アドレスを主制御装置のフ
ァームウェアが設定できるようにし、複数のトラックで
使用する領域を重ならないようにすることで上位装置と
の転送と外部記憶装置との転送を異なるトラックに対し
て並行動作を行うことができる。
ることによりオフセット基準アドレスを主制御装置のフ
ァームウェアが設定できるようにし、複数のトラックで
使用する領域を重ならないようにすることで上位装置と
の転送と外部記憶装置との転送を異なるトラックに対し
て並行動作を行うことができる。
また、オフセットアドレスを基準値からのセクタ数とセ
クタサイズとの積で生成することによりセクタサイズが
可変の場合にも本実施例を適用することができる。
クタサイズとの積で生成することによりセクタサイズが
可変の場合にも本実施例を適用することができる。
第5図に基づいて以上説明した実施例を、転送対象とな
るセクタ範囲がセクタ番号としてOから5までの場合に
本装置を適用した場合について説明する。
るセクタ範囲がセクタ番号としてOから5までの場合に
本装置を適用した場合について説明する。
第5図(C)に示すようにアクセス開始時にヘッド位置
がAにある場合にはアクセス位置にくるセクタはセクタ
番号順になるので、従来の場合と同様であるが、アクセ
ス開始位置がBの場合には前記セクタ範囲内で最初にア
クセス位置にくるセクタはセクタ番号が4及び5の順序
となり、従来の場合と異なり当該セクタについては直ち
にアクセスが行われてデータの転送がなされることにな
る。
がAにある場合にはアクセス位置にくるセクタはセクタ
番号順になるので、従来の場合と同様であるが、アクセ
ス開始位置がBの場合には前記セクタ範囲内で最初にア
クセス位置にくるセクタはセクタ番号が4及び5の順序
となり、従来の場合と異なり当該セクタについては直ち
にアクセスが行われてデータの転送がなされることにな
る。
したがって、従来の場合に比較して転送範囲内にあるデ
ータの転送は早期に行うことが可能である。
ータの転送は早期に行うことが可能である。
さらに、第6図に示すように交代されたセクタが存在す
る場合には従来装置に比較して大幅にアクセスを行う速
度が上昇していることがわかる。
る場合には従来装置に比較して大幅にアクセスを行う速
度が上昇していることがわかる。
第7図に以上説明した64セクタ/トラツクの場合、3
2セクタ/トラツク及び128セクタ/トラツクの場合
について、転送時間と転送セクタ数との関係を示すよう
に最大的1.5倍の処理速度の向上を認めることができ
る。
2セクタ/トラツク及び128セクタ/トラツクの場合
について、転送時間と転送セクタ数との関係を示すよう
に最大的1.5倍の処理速度の向上を認めることができ
る。
以上説明したように本発明によれば、アクセス位置に到
°達したセクタに対応したメモリのオフセットアドレス
を生成することにより、アクセス点に到達したセクタの
順にデータ転送を行えるため、外部記憶装置の回転待ち
時間を短縮することができるという効果を奏し、外部記
憶装置の性能向上に寄与することができる。
°達したセクタに対応したメモリのオフセットアドレス
を生成することにより、アクセス点に到達したセクタの
順にデータ転送を行えるため、外部記憶装置の回転待ち
時間を短縮することができるという効果を奏し、外部記
憶装置の性能向上に寄与することができる。
第1図は本発明の原理ブロック図、第2図は実施例に係
る外部記憶制御装置を示すブロック図、第3図は実施例
に係るブロック図、第4図は実施例に係る流れ図、第5
図は実施例及び従来例に係る通常セクタ配置を示す図、
第6図は実施例及び従来例に係る交代されたセクタのあ
る配置を示す図、第7図は実施例に係る効果説明図、第
8図は従来例に係るブロック図である。 1(11・・・転送制御部 2(12・・・メモリ(半導体メモリ)3(13・・・
外部記憶装置 4(14・・・転送セクタ範囲保持部 5(15・・・セクタ判定部 6(16・・・セクタ識別情報保持部(アクセス位置セ
クタ番号レジスタ) 7(17)・・・アドレス位置指定部 1(ニ)で弘イク・IAZ入゛イ芝束イツ・11;イj
(シアー胎、零て=2夕―己1【′(テ「、1[后4第
5図
る外部記憶制御装置を示すブロック図、第3図は実施例
に係るブロック図、第4図は実施例に係る流れ図、第5
図は実施例及び従来例に係る通常セクタ配置を示す図、
第6図は実施例及び従来例に係る交代されたセクタのあ
る配置を示す図、第7図は実施例に係る効果説明図、第
8図は従来例に係るブロック図である。 1(11・・・転送制御部 2(12・・・メモリ(半導体メモリ)3(13・・・
外部記憶装置 4(14・・・転送セクタ範囲保持部 5(15・・・セクタ判定部 6(16・・・セクタ識別情報保持部(アクセス位置セ
クタ番号レジスタ) 7(17)・・・アドレス位置指定部 1(ニ)で弘イク・IAZ入゛イ芝束イツ・11;イj
(シアー胎、零て=2夕―己1【′(テ「、1[后4第
5図
Claims (1)
- 【特許請求の範囲】 メモリ装置(2)と、トラック毎のセクタ単位でデータ
の記録を行う回転型の外部記憶装置(3)との間で当該
単位でデータの転送の制御を行う外部記憶制御装置にお
いて、 前記記憶装置(3)におけるアクセス位置にあるセクタ
について当該セクタを識別する識別情報を順次保持する
セクタ識別情報保持部(6)と、転送の対象となるセク
タの範囲を表す範囲情報を保持する転送セクタ範囲保持
部(4)と、当該識別情報及び範囲情報に基づいてアク
セス位置にある前記セクタが転送の対象であるか否かを
判定するセクタ判定部(5)と、 転送の対象であると判定された場合には当該セクタの識
別情報及び範囲情報に基づいてメモリ(2)の対応する
アドレスを指定するアドレス指定部(7)と、 前記セクタ範囲を指定するとともに、アクセス位置にあ
るセクタが転送の対象であると判定された場合にデータ
の転送を行う転送制御部(1)とを有することを特徴と
する外部記憶制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17082888A JPH0223572A (ja) | 1988-07-11 | 1988-07-11 | 外部記憶制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17082888A JPH0223572A (ja) | 1988-07-11 | 1988-07-11 | 外部記憶制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0223572A true JPH0223572A (ja) | 1990-01-25 |
Family
ID=15912083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17082888A Pending JPH0223572A (ja) | 1988-07-11 | 1988-07-11 | 外部記憶制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0223572A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834078A (ja) * | 1994-07-25 | 1996-02-06 | Achilles Corp | 多層よりなるスラッシュ成形靴の製造方法 |
WO2007046147A1 (ja) * | 2005-10-20 | 2007-04-26 | Fujitsu Limited | ハードディスク・ドライブ |
JP2008099869A (ja) * | 2006-10-19 | 2008-05-01 | Shunji Mifune | 素振り用木刀 |
JP2008192209A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
-
1988
- 1988-07-11 JP JP17082888A patent/JPH0223572A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834078A (ja) * | 1994-07-25 | 1996-02-06 | Achilles Corp | 多層よりなるスラッシュ成形靴の製造方法 |
WO2007046147A1 (ja) * | 2005-10-20 | 2007-04-26 | Fujitsu Limited | ハードディスク・ドライブ |
US7518821B2 (en) | 2005-10-20 | 2009-04-14 | Fujitsu Limited | Hard disk drive |
JPWO2007046147A1 (ja) * | 2005-10-20 | 2009-04-23 | 富士通株式会社 | ハードディスク・ドライブ |
JP4675970B2 (ja) * | 2005-10-20 | 2011-04-27 | 東芝ストレージデバイス株式会社 | ハードディスク・ドライブ |
JP2008099869A (ja) * | 2006-10-19 | 2008-05-01 | Shunji Mifune | 素振り用木刀 |
JP2008192209A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4733386A (en) | Method of writing file data into a write-once type memory device | |
JPS5823376A (ja) | 記憶システム | |
JP2851982B2 (ja) | 情報処理装置 | |
US4584617A (en) | Method and apparatus for improving the transfer time in rotating data storage systems | |
JPH0223572A (ja) | 外部記憶制御装置 | |
JPS5843777B2 (ja) | 回転形磁気記憶装置 | |
US6253279B1 (en) | Method and system for determining the data layout geometry of a disk drive | |
JPH0368468B2 (ja) | ||
JP2000235456A (ja) | 磁気ディスク装置およびそのディスクアクセス方法 | |
JPS60150128A (ja) | 回転形磁気記憶制御装置のバツフアメモリ制御装置 | |
JPH0528651A (ja) | 情報記録再生装置 | |
JPS58161058A (ja) | メモリ−・サブシステムのためのキヤツシユ・バツフアの制御装置および方法 | |
JPS6331809B2 (ja) | ||
JPS6041124A (ja) | 磁気デイスク制御装置 | |
JPS5816212B2 (ja) | エラ−リトライ制御方式 | |
JPS63241648A (ja) | デイスク制御装置 | |
JP2541117B2 (ja) | デ―タアクセス装置 | |
JPS6331808B2 (ja) | ||
TW322559B (en) | The method by using decoder to support defect memory | |
KR100241741B1 (ko) | 하드 디스크 구동장치의 섹터 어드레스 변환회로 | |
JPH064225A (ja) | 予備セクタを先読みするディスク制御装置 | |
JPS6095762A (ja) | 磁気デイスク制御装置 | |
JPH05173720A (ja) | ディスク制御装置、ディスク装置およびディスク制御システム | |
JP2562605B2 (ja) | 磁気ディスク制御装置 | |
JPS61196323A (ja) | 回転形デイスク制御方式 |