JPS5816212B2 - エラ−リトライ制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はエラーＩＪ ｌ−ライ制御方式に関する。

データを磁気ディスク面上に記録する時は通常、レコー
ドとよばれるデータの集まりを物理的な単位として記憶
するが、この記録単位を決める方法にフォーマット（可
変長）による方式が存在する。

フォーマット方式とは記録単位を固定することなく、一
周上を使用者が好きな様にフォーマツティングして、い
わゆる可変長のレコードを単位として記録する方式であ
る。

フォーマット方式では各レコードの始まりや終りを示す
ために各々のレコードが純情報以外にそのレコード自体
のアドレスやレコードの長さ等の情％（コントロールフ
ィールド）をもっていて、ＲＥＡＤ／ＷＲＩＴＥ時、こ
れを調べることにより、それが所要のレコードか否かを
確認する様になっている。

ところで、計算機本体から発せられるＲＥＡＤ／ＷＲＩ
ＴＥ命令により上記磁気ディスクをアクセスし、指定さ
れたシリンダ内のセクタ（コントロールフィールド）が
見つからなかった場合、再試行（リトライ）を試みるこ
とが既に知られている。

このリトライを幾度か繰返しても目的とするセクタが検
出できなかった場合に限り、ＣＰＵにエラー割込みを発
し、ＲＥＡＤ／ＷＲＩＴＥ不可を通知していたものであ
る。

しかしながら、この方法によれば何故目的吉するセクタ
が検出できなかったのか、その要因が明確化されない。

要因によっては不要なりトライを繰返すことになりパフ
オーマンの低下となる。

即ち、ＲＥＡＤ／ＷＲＩＴＥ時、単なるノイズによるデ
ータの抜けが原因でＩＪ Ｉ−ライを繰返すのであれば
いずれ正常に動作する可能性はあるが、指定されたセク
タに関しフォーマットされたアドレスが存在しない場合
は再フォ−マツトを試みる必要があり、リトライを繰返
しても何等意味をなさない。

本発明は上記事情に鑑みてなされたものであり、検出の
ための基準となるコントロールフィールドの内容をあら
かじめＲＡＭの一部に格納しておき、必要とするセクタ
が検出できなかった際、順次読出される内容と上記コン
トロールフィードの内容とを比較し、この比較結果によ
り、リトライするか否かを決定する構成とすることで、
不要なりトライをなくシ、パフォーマンスの向上をはか
ったエラーリトライ制御方式を提供することを目的とす
る。

以下、本発明に関し図面を用いて詳述する。

第１図は本発明が実現される情報処理装置の概略構成例
を示すブロック図である。

図において、１はマイクロ命令が格納される制御メモリ
（ＣＭ）２はこの制御メモリ１に格納されたマイクロ命
令に従い各種演算を行なう演算制御装置 （ＡＣＵ）で
ある。

この演算制御装置２には後述する如くＲＡＭが内蔵され
る。

３はマイクロアドレス制御回路（ＭＡＣ）である。

マイクロアドレス制御回路３は制御メモリ１をアクセス
するために生成されるマイクロアドレスを出力する。

４は各種プログラム・データが大量に格納される磁気デ
ィスクメモリ（ＢＭ）である。

上記制御メモリ１、演算制御装置２、マイクロアドレス
制御回路３、磁気ディスクメモリ４はパスライン５に共
通接続される。

第２図は第１図における演算制御装置２の内部構成を示
すブロック図である。

演算制御装置２は演算回路（ＡＬＵ６）と内部メモリ（
以下、単にＲＡＭ７と称する）で構成される。

ＲＡＭ７は特にレジスタ（Ｒｏ−Ｒｏ）として割りつけ
られており、割りつけられた各レジスタはそれぞれ８ビ
ツト構成になっている。

第３図は本発明において用いられるシリンダのフォーマ
ットを示す図である。

図において、ａはセクタ数を３９（００〜３８）とし、
１セクタがコントロールフィールド、データフィールド
から成る例を、ｂは上記セクタにおけるコントロールフ
ィールドの内部フォーマットを示したもので５バイトで
構成される。

以下、本発明の動作につき図面を用いて詳述する。

いま、演算制御装置２からデータの書込み命令が出され
たとする。

このことにより、アドレス制御回路３が動作し、制御メ
モリ１がアクセスされる。

以降はこの制御メモリ１から得られるマイクロ命令によ
りデータの書込みがコントロールされる。

まず、命令により転送されるデータ書込みエリアのシリ
ンダ及びセクタ情報をＲＡＭＴ中に割りつけられたレジ
スタＲ８（シリンダ１）、Ｒ１（シリンダ２）及びＲ２
（セクタ）にセーブする。

そして、レジスタＲ８，Ｒ１により示される磁気ディス
ク位置へのシーク動作が開始される。

次に命令で指定されたコントロールフィールドＡ（レジ
スタＲ６＊ Ｒ１ｔ Ｒ２で指示される）を検出するた
めの読出し制御信号を磁気ディスクメモリ４へ転送する
。

この制御信号により、磁気ディスクメモリ４から転送さ
れてきた最初のコントロールフィールド（Ｎとする）５
バイトの内容をレジスタＲ３（シリンダ１）、Ｒ４（シ
リンダ２）、Ｒ。

（セクタ）ヘセーブする。

尚、ここでの制御信号がＯＮする物理的（フォーマツテ
ィング上）な位置はどこになるか決まっていないため、
最初に送られてくるコントロールフィールドの内容はそ
の信号がＯＮになった時、一番近いコントロールフィー
ルドの内容が送られてくる。

そして、このセーブされた時点において、演算回路６は
命令で指定されたコントロールフィールドの内容（ＲＯ
。

Ｒ１，Ｒ２）と上記セーブした内容（Ｒａ −Ｒ４。

Ｒ５）が一致しているか否かを比較する。

即ち、レジスタＲ８とＲ３、Ｒ１とＲ４、Ｒ２とＲ５の
内容をそれぞれ比較する。

ここでシリンダの内容は全て一致しているものと考える
。

もし、レジスタＲ８とＲ３、あるいはレジスタＲ１とＲ
４を比較したとき、不一致が確認されると再度シークを
実行する処理ルーチンへ飛ぶ。

いま、レジスタＲ２とＲ５にそれぞれセーブされたセク
タ値の比較結果、不一致が確認されると上記レジスタＲ
５に設定された値から−１′した内容（例えばレジスタ
Ｒ５の値が１５セクタを示していたとすれば１４セクタ
に設定される）をレジスタＲ８にセーブし、更にレジス
タＲ９の内容を”＋１”だけ更新する。

そして演算制御装置２はコントロールフィールドＡを検
出するため、更に次のセクタＮ＋１のコントロールフィ
ールドの読出し指示（制御信号）を磁気ディスクメモリ
４へ転送する。

上記信号に基づいて転送されてきたＮ＋１のコントロー
ルフィールドの内容をレジスタＲ３（シリンダ１）、Ｒ
４（シリンダ２）、Ｒ５（セクタ）へそれぞれセーブす
る。

この時点で再びコントロールフィールドの内容比較を行
なう。

セクタの比較（レジスタＲ３とＲ５）結果、再び不一致
が確認されるとレジスタＲ９を再更新（＋１）する。

以上の様に、Ｎ＋２．Ｎ＋３．Ｎ＋４．・・・・・・Ｎ
＋２０・・・・・・と磁気ディスク上にフオーマツテイ
ングされたコントロールフィールドの内容を読出し、レ
ジスタＲ９の内容を逐次更新する。

演算制御装置２はレジスタＲ９が”３９″に設定された
時点（Ｎを読出したときのコントロールフィールドの１
つ前、つまりＮ−１）で、今まで読出されたコントロー
ルフィールドの全てが不一致であったことを確認する。

このことにより、コントロールフィールドＡの不一致に
よるエラー処理を実行する。

エラー処理は以下に示す手順により、制御メモリ１に収
納されたマイクロ命令に従い実行される。

まず、レジスタＲ９とＲ５の内容を比較する。

レジスタＲ９には磁気ディスクから最初に転送されてく
るコントロールフィールドＮより”−１′したセクタ値
が、レジスタＲ５には３９回目に読出されるコントロー
ルフィールドのセクタ値が設定されであることは上述し
たとおりである。

ここでの比較結果、一致が検出されるとりトライは実行
せず、エラー割込みＡとして中央処理装置（図示せず）
へ割込み終了する。

ここで、への意味として、例えば３９のコントロールフ
ィールドのエリアは存在するが命令で指定されたコント
ロールフィールドが書込まれていないことを指す。

次に上記比較の結果、一致しなかった場合、上記レジス
タＲ９とＲ５の比較を下位６ピツトのみ４行ない、その
結果一致が検出されるとシークミスであると判断し、シ
ーク動作からのりトライを実行する。

このシークミスは上記した物理的シークミスではなく磁
気ディスク面の切替えのための場合、規定回数実行して
も同様のエラーが確認され。

たとき、エラー割込みＢとして中央処理装置へ割込み終
了する。

Ｂの意味として、例えばノ＼−ドウエアのシークミスと
する。

上記比較の結果、一致が検出されなかった場合リトライ
せず、エラー割込みＣとして中央処理装置に割込みをか
け、終了する。

Ｃの意味として、例えばコントロールフィールドのエリ
アが３９より少ないことを指す。

中央処理装置は上記割込みの種類により、リトライの必
要性を認識できると共に、目的とするセクタを検出でき
なかった理由を判断できる。

以上説明の如く本発明によれば、リトライの必要性、検
出できなかった理由等が容易に判断でき、不必要なりト
ライを繰返さずに済む。

従ってデータＲＥＡＤ／ＷＲＩＴＥの際の信頼性の向上
がはかれると共にパフォーマンスの向上にもつながる。

尚、本発明は上記実施例に限られるものではなく、アド
レスマーク式におけるコントロールフィールドのフォー
マットを使用しての制御一般に応用できる。

又、上記したエラーの種類、その意味等は同じ〈実施例
に限定されるものではない。

【図面の簡単な説明】

第１図は本発明が実現される情報処理装置の構成例を示
すブロック図、第２図は第１図における演算制御装置の
内部構成を示すブロック図、第３図は本発明において用
いられるシリンダのフォーマットを示す図である。 １・・・・・・制御メモＩＪ（ＣＭ）、２・・・・・・
演算制御装置（ＡＣＵ）、３・・・・・・マイクロアド
レス制御回路（ＭＡＣ）、４・・・・・・磁気ディスク
メモリ（ＢＭ）、６・・・・・・演算回路、７・・・・
・・ＲＡＭ（レジスタ群）。

Claims (1)

【特許請求の範囲】
1. １ フォーマツティングにより記録単位が定義された磁
   気ディスクのコントロールフィールドの読出しに際し、
   基準さなるコントロールフィールドの内容が設定される
   第１の記憶部と、磁気ディスクより得られるコントロー
   ルフィールドの内容が遂次設定される第２の記憶部と、
   必要とするコントロールフィールドの内容が得られなか
   った際、上記第１と第２の記憶部に設定された内容を遂
   次比較する論理演算回路と、上記比較の都度内容が更新
   される第３の記憶部とを有し、上記論理演算回路は上記
   一連の比較の結果、規定回数の不一致が検出されると、
   その時の第２の記憶部に設定された内容と第３の記憶部
   に設定された内容とを比較し、その結果に従い割込みを
   発し、この割込みの種類により、リトライ実行の可否を
   決定することを特徴とするエラーリトライ制御方式。