JPS59205717A - 半導体集積回路の低抵抗接触生成方法 - Google Patents

半導体集積回路の低抵抗接触生成方法

Info

Publication number
JPS59205717A
JPS59205717A JP59081680A JP8168084A JPS59205717A JP S59205717 A JPS59205717 A JP S59205717A JP 59081680 A JP59081680 A JP 59081680A JP 8168084 A JP8168084 A JP 8168084A JP S59205717 A JPS59205717 A JP S59205717A
Authority
JP
Japan
Prior art keywords
contact
layer
polycrystalline silicon
aluminum
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59081680A
Other languages
English (en)
Inventor
デイ−トリツヒ・ウイトマン
ライナ−・ジグシユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS59205717A publication Critical patent/JPS59205717A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコンからなり内部および上部に回路を構
成する素子が作られている基板と、アルミニウム又はア
ルミニウム合金からなシ金属／リコン化物中間層を介し
て集積回路の拡散シリコン領域と接続されている外側接
触導体路面とを有する半導体集積回路の安定で、低抵抗
の接触生成方法に関する。
〔従来の技術〕
２μｍの最小構造を特徴とする今日のＶ　Ｌ　Ｓ１集積
回路においては、アルミニウム導体路とその下に位置す
る単結晶または多結晶のシリコン領域との間の接触は一
般に、例えば約１μｍの厚さの５ｊ０２　層のような絶
縁層の中にコンタクトホールをエツチングすることによ
って行われる。そのとき、多くはシリコンおよび銅がわ
ずか添加されたアルミニウムからなる導体路パターンが
形成され、その結果コンタクトホールにおいて金属とド
ーピングされたシリコンとの間の直接接触が生ずる。
横方向構造寸法の縮小化が進歩するに伴ない、接触され
るべきドーピングシリコン領域の侵入深さも一般に小ざ
ぐなる。その深さは１μｍ構造のＭＯ８回路においては
約０２μｍになる。他方、分離層の厚さおよびそれと共
にコンタクトホールの深さは、寄生容重をできるだけ小
さく保つために減らきないかわずか減らすだけという傾
向がある。１μｍのコンタクトホールの大きさを持つＭ
Ｏ８集積回路に対しては、例えば１μｍの分離層厚さか
望ましい値である。
小さくされた集積回路（小さい侵入深さ、小さいコンタ
クトホール面積、深いコンタクトホール）におけるこの
状態によシ条件付けられて、従来技術で公知のアルミニ
ウム接触を使用する場合ＫａｎチャネルＭＯ８集積回路
の例に対して次に列記するような一連の問題が生じる。
（１）拡散領域の層抵抗がより小さい侵入深さのために
上昇し１例えばＭＯＳトランジスタの電流電圧の立上シ
特性を劣化させる。
（２）　　アルミニウム中にシリコンが過剰の際にｔａ
コンタクトホール中にシリコンが析出することがある。
この析出は、コンタクトホールの寸法が析出するシリコ
ン結晶の大きさの桁にあるほど小さいときか、析出が（
熱処理が後につづく場合Ｋ）コンタクトホール全体にエ
ピタキシャル成長するときには接触抵抗を高める結果に
なる。
（３）　　アルミニウム中のシリコン含有量が低すぎる
場合には、コンタクトホール中にアルミニウムーシリコ
ン反応が起こる。反応帯域が拡散範囲の侵入深さまで局
部的のみにも達するならば、そこでｐｎ接合で短絡され
る。侵入深ざが小さいときはこの問題が高まる。
（４１’！Ｊｔ　流ｄコンタクトホール中おいて均一な
電流密度でアルミニウムから拡散領域内へ流れない。
むしろ、拡散領域の侵入深さが小さい場合には大きくな
る電流集中がフンタクトホールの縁に起こる。局部的に
高まった電流密度は材料移動（エレクトロマイグレーシ
ョン）とコンタクトホール中の強い局部的温度上昇（信
頼性）をもたらすことがある。
（５）１μｍの範囲にある構造を有する集積回路におい
ては、アルεニウム導体路はワニスマスクの丁のアンダ
ーエツチングをできるだけ少なく保つために、異方性エ
ツチング法によシエッチングしなければならない。現在
公知のアルミニウムに対する異方性エツチング法（プラ
ズマエツチング、反応性イオンエツチング、反応性イオ
ンビームエツチング）は、シリコンモ、シカも比較でき
るほどのエツチング速度で、いずれにしろ−桁小さいエ
ツチング速度ではなくエツチングする性質を持つ。この
こさば、／リコンの上のアルミニウム層がエツチングさ
れるような場所（例えばコンタクトホールｆｆ域中）テ
、アルミニウムの完全な除去の後にそのＦにあるシリコ
ンもまたわずかだけ除去される結果になる。拡散領域の
侵入深さが小さい場合に１・ま、これはｐｎ接合まで貫
通エツチングされることがあり、それによってｐｎ接合
の電気的な阻市特性が害される。集積回路中では確かに
、アルミニウム導体路がコンタクトホールを完全ｖｃ伊
い、その結果拡散領域の上述の貫通エツチングの場合が
実際には起こらないことが普通であるが、しかし唯一の
その上小さいマスク欠陥あるいはアルεニウムマスクの
位置合わせの際の若干太きすぎる位置合わせ誤差が上述
の結果と、場合によっては集積回路全体の不良に導くこ
とがある。
（ｅ）　　小さくされた集積回路のコンタクトホールは
比較的大きな深さく例えば１μｍ）の場合に極めて小さ
い横方向寸法（例えば１μｍ　Ｘ　１μｍ）を有するこ
とがあるから、金属被覆の際にコンタクトホール中に陰
影効果のためにコンタクトホール中で垂直のコンタクト
ホール側面における著しく薄い金属被覆をもたらす。こ
の結果は集積回路の１言幀性を低下させる。この問題は
多層メタライジングが備えられるときにはなお重大にな
る。なぜならそのときは後につづく各層（金属層および
絶縁層）が状況によってはその問題に襲われるからであ
る。
第１項および第３項に述べられた問題は、例え１ａθＳ
の論文から判るように、拡散区域上のシリコン化物層１
１Ｃよって除くか又は緩和することができる。
第２、第３、第４および第６項に述べられた問題［ｎ　
処するために、Ｊ、Ａｐｐｌ＝　Ｐｈｙｓ、第３９巻（
第１１号）、９００ないし９０２頁（１９８１年１２月
）中の阻Ｖａ　１ｄｙａの論文に、アルεニウム（＋約
１％シリコン）合金の代りにｎ＋ドープ多結晶シリコン
とアルミニウムの二重層を用いることが提案された。
第６項に記述されたコンタクトホール中の著しく薄い金
属被覆の問題は、例えばＩＥＥＥ　　Ｔｒａｎｓ。
Ｋ：１ｅｃｔｒｏｎ、　Ｄｅｖ、　Ｆｉ　Ｄ　−２０，
８０４頁（１９７３年）中のＦｌ、　Ａ、　Ｍｏ１ｉｎ
ｅの論文において公知であるように、斜めのコンタクト
ホール側面の形成によっても減少させることができる。
〔発明が解決しようとする問題点〕
本発明は、上述の一連の問題のすべてを解決し、ＶＬＳ
Ｉ集積回路においても安定で低抵抗の接触を製造するこ
とができる方法を提供することを目的とするものである
。
〔問題点を解決するための手段〕
本発明によれば上述の問題点は次の特徴を有する方法に
よって解決することができる。
ａ）接触形成のために備えられる集積回路の拡散領域に
、回路素子の最小寸法に適合した等しい大キサのコンタ
クトホールを設け、 ｂ）場合によっては大面積の拡散領域において複数のそ
のような等しい大きさのコンタクトホールを設け、 Ｃ）コノタクトホール領域中の拡散領域を金属・ンリコ
ン化物層あるいは金属／金属シリコン化物二重層によっ
て覆い。
ｄ）外側の接触導体路面としてｎ＋にドープされた多結
晶シリコンとアルミニウムとの二重層を用いる。
本発明の他の構成・、′ｉ特許請求の範囲第２項以■に
記載されている。
〔実施例〕
次に図面によりコンタクトホール中の接触の層構造を詳
細に説明する。図において１はｎ＋もしく１・よｐ＋に
ドープされた領域２を含むンリコン基板、　：Ｊｋｄ　
１　ｎ　ｍ×１μｍの大きさのコンタクトホール（矢印
４参照）を含む８１０２層である。ｎ＋もしくはり＋に
ドープされた領域２のフンタクトホール領域（４）の上
に、例えば５０ないし１１００ｎの層厚さで珪化白金層
５のような／リコン化物層が公知の方法で堆積され、そ
の上に減圧気相成長によってｎ＋にドープされた多結晶
シリコン６が設けられる。コンタクトホール４がほとん
ど完全に多結晶シリコン６によって満たされ、その結果
はとんど平らな表面が生ずることが重要である。多結晶
シリコン層６ａの厚さは５ｉ０２層３の上にコンタクト
ホール縁の長さの約半分に調整され、それは実施例です
ま約０．４ないし０５μｍである。続いてアルミニウム
層７が約１μｍの）４　Ｉｆ　サに蒸着される。フォト
マスクを設けた隣、導体路パターンが二重層（１μｍの
アルミニウム、０４ないし０．５μｍの多結晶シリコン
）のエツチングによって画成される。
最初に挙げた問題１ないし６は本発明によれば次のよう
に除かれる。
問題１：　金属シリコン化物５による。
問題２：　アルミニウム層７の丁の多結晶シリコン層６
による６ かなシ高い伝導度を持つ層がコンタク トホール（４）中に存在する。エネル ゲティク的根拠からこの場合ＶＣハコンタクトホール４
中にほとんど均一な電 流密度分布が生ずる。上にあげた１μｍ２の面積を持つ
１８ｍの深さのコンタク トホールに対しては、コンタクトホー ル中のたて方向の電ａＫ対する抵抗は、多結晶シリコン
の比抵抗をｌＯΩ儒 ツヂングの際に、コンタクトホール４ がエツチングマスクによって不完全に ングされる多結晶シリコン層６ａよシ かなり厚いから、シリコン層５までの 貫通エツチングは顧慮されなくてもよ い。局部的なマスク欠陥あるいはマス クの位置合きの大きな誤差の場合に、 これらの欠陥あるいは誤差がは々んど コンタクトホールの寸法の大きさを持 つときにさえも、破滅的な結果が予期 されることはない７．接触抵抗だけが苔干高くなる。
問題６：　この問題はコンタクトホール領域４のほぼ平
面状の表面によって除かれる、。
本発明による方法は、ここで大部分例として述べられた
ｎチャ永ルＭＯ８集積回路に対してだけでなく、原理的
にＩは、ｎドープ区域にもｎドープ区域にも接触されな
ければならない０ＭＯ８およびバイポーラ集積回路に対
しても適している。
分離層（実施例ではＳ］０２）が耐熱性の小さい材料、
例えば約４　Ｉ）　０　’Ｃの最高温度に耐えるボリア
εドから形成される場合、多結晶シリコン被覆（６）な
らびに多結晶シリコン中のドーピング元素（リン又はヒ
素）の活性化が／１００℃以下の温度で行われるかもし
くは分離層を害さないときにこの方法も適用可能である
。これは、例えば多結晶シリコ；／のプラズマ析出およ
びドーピング元素のレーザ光線あるいは電子線活性化に
よって行うことができる。
この方法は、第一および第二のメタライズ面からなるア
ルミニウム導体路間の接触が実現されなければならない
多層メタライズにおけるコンタク］・ホールに対しても
適用可能である。
本発明の別の実施態様においては、Ｊ、Ｅ］θｃｈ−ｔ
；ｒｏｃｈｅｍ、　Ｓｏｃ、第１２８巻、第２号（１９
８１年）４２５ないし４２９ページのＡｄａｍｅおよび
Ｃ！ａｐｉｏカビオの論文中に記載されているような層
の平面化の公知の方法を多結晶シリコン層（６）［（ア
ルミニウム層（７）の横着の前（／Ｃ）適用される。多
結晶シリコンは、この処置の場合に表面の平らな部分に
堆積された多結晶ンリコン層よりいくらか大きい厚さで
全面に亘って除去される。
層の除去の後ＶＬｑ−！、多結晶シリコン（６）１は、
はとんど完全に多結晶シリコンによって満たされたコン
タクトホール（４）中にだけ残る。それによシ、５ｉ０
２領域の上には二重層はもはや存在せず、そのことは特
別なエツチング問題に対して重要である。
〔発明の効果〕
本発明によれば半導体集積回路において接触を生成する
場合に生ずる一連の問題をすべて解決することができ、
安定で低抵抗の接触を得ることができるものである。
【図面の簡単な説明】
汐１図は本発明方法によシ製造されたＭＯ８集積回路の
要部断面図である。 ■・・・シリコン基板、２・・・拡散領域、４・・・コ
ンタクトホール、５・金属／リコン化物層、６，６ａ・
多結晶／リコン層、７・・・アルミニウム層。 ８３

Claims (1)

  1. 【特許請求の範囲】 １）７リコ／からなシ内部および上部に回路を構成する
    素子が作られている基板と、アルミニウム又はアルミニ
    ウム合金からなシ金属シリコン化物中間層を介して集積
    回路の拡散シリコン領域と接続されている外側接触導体
    路とを有する半導体集積回路の安定で低抵抗の接触を生
    成するための方法において、 ａ）接触形成のために備えられる集積回路の拡散領域に
    、回路素子の最小寸法に適合した等しい大きさのコンタ
    クトホールを設け、ｂ）場合Ｖこよっては大面債の拡散
    領域において俵数のそのような等しい大きさのコンタク
    トホールを設け、 Ｃ）コンタクトホール領域中の拡散領域を金属／リコン
    化物層あるいは金属／金属シリコン化物二重層によって
    覆い、 ｄ）外側の接触導体路面としてｎ＋ドープ多結晶シリコ
    ンとアルミニウムとの二重層を用いる ことを特徴とする半導体集積回路の低抵抗接触生成方法
    。 ２）コンタクトホールの上のｎ＋ドープ多結晶シリコン
    層の厚さをコンタクトホール縁部長ざのほぼ半分に調整
    することを特徴とする特許請求の範囲第１項記載の接触
    生成方法。 ３）金属シリコン化物として珪化白金を用いることを特
    徴とする特許請求の範囲第１項または第２項記載の接触
    生成方法。 リ　金属シリコン化物層とｎ＋ドープ多結晶シリコンと
    の間にクロム−酸化クロム（Ｃ！ｒＣ！ｒ）（Ｏｙ）か
    らなる障壁層を形成することを特徴とする特許請求の範
    囲第１項ないし第３項のＺずれかに記載の接触生成方法
    。 ５）アルミニウム層が１ないし２％のノリコン分を含む
    ことを特徴とする特許請求の範囲第１項ないし第３項の
    いずれかに記載の接触生成方法。 ６）アルミニウム層［６％までの銅を添加することを特
    徴とする特許請求の範囲第５項記載の接触生成方法。 ７）ｎ４　　ドープ多、結晶ンリコンの析出を、基板の
    水平および垂直部分の上の析出速度が同じ高さであるよ
    うに行うことを特徴とする特許請求の範囲第１項ないし
    第６項のいずれかに記載の接触生成方法。 ８）　　ｎ＋ドープ多結晶シリコンを減圧気相成長、プ
    ラズマ誘起気相成長あるいは光化学誘起気相成長によっ
    て堆積することを特徴とする特許請求の範囲第７項記載
    の接触生成方法。 ９）アルεニウム層の析出の前にΩ１ド一プ多結晶７リ
    コン層を、コンタクトホールだけが多結晶シリコンで満
    たされる程度に全面に亘って除去することを特徴とする
    特許請求の範囲第１項ないし第８項のいずれかに記載の
    接触生成方法。 １０）ＶＬＳＩのＭ　ＯＳおよびバイポーラ集積回路に
    使用することを特徴とする特許請求の範囲第１項ないし
    第９項のいずれかに記載の接触生成方法。
JP59081680A 1983-04-25 1984-04-23 半導体集積回路の低抵抗接触生成方法 Pending JPS59205717A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833314879 DE3314879A1 (de) 1983-04-25 1983-04-25 Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
DE33148791 1983-04-25

Publications (1)

Publication Number Publication Date
JPS59205717A true JPS59205717A (ja) 1984-11-21

Family

ID=6197276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59081680A Pending JPS59205717A (ja) 1983-04-25 1984-04-23 半導体集積回路の低抵抗接触生成方法

Country Status (5)

Country Link
US (1) US4562640A (ja)
EP (1) EP0123309B1 (ja)
JP (1) JPS59205717A (ja)
AT (1) ATE54227T1 (ja)
DE (2) DE3314879A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568565A (en) * 1984-05-14 1986-02-04 Allied Corporation Light induced chemical vapor deposition of conductive titanium silicide films
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
US4630357A (en) * 1985-08-02 1986-12-23 Ncr Corporation Method for forming improved contacts between interconnect layers of an integrated circuit
US4808552A (en) * 1985-09-11 1989-02-28 Texas Instruments Incorporated Process for making vertically-oriented interconnections for VLSI devices
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects
US5059554A (en) * 1989-06-23 1991-10-22 Sgs-Thomson Microelectronics, Inc. Method for forming polycrystalline silicon contacts
US5151387A (en) * 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
US5164333A (en) * 1990-06-19 1992-11-17 Siemens Aktiengesellschaft Method for manufacturing a multi-layer gate electrode for a mos transistor
US5180688A (en) * 1990-07-31 1993-01-19 Sgs-Thomson Microelectronics, Inc. Method of forming tunneling diffusion barrier for local interconnect and polysilicon high impedance device
US5213999A (en) * 1990-09-04 1993-05-25 Delco Electronics Corporation Method of metal filled trench buried contacts
JPH04309248A (ja) * 1991-04-08 1992-10-30 Nec Corp 半導体装置
JP3443219B2 (ja) 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3523405B2 (ja) * 1996-01-26 2004-04-26 株式会社日立製作所 荷電ビーム処理によるパターン形成方法及び荷電ビーム処理装置
EP0836222A1 (en) * 1996-10-08 1998-04-15 Texas Instruments Incorporated Interconnect structure comprising semiconductor material
KR100379136B1 (ko) * 1998-10-02 2003-04-08 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 형성 방법과 반도체 소자
US6429101B1 (en) 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
JP2002033361A (ja) 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922397A (ja) * 1972-04-26 1974-02-27
JPS519574A (en) * 1974-07-12 1976-01-26 Fujitsu Ltd Handotaisochino seizohoho
JPS5443353A (en) * 1977-09-12 1979-04-05 Mitsubishi Electric Corp Refrigerating apparatus
JPS5459077A (en) * 1977-10-20 1979-05-12 Agency Of Ind Science & Technol Manufacture of semiconductor device
JPS5780720A (en) * 1980-11-06 1982-05-20 Fujitsu Ltd Manufacture of semiconductor device
JPS5815250A (ja) * 1981-07-21 1983-01-28 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187599A (en) * 1975-04-14 1980-02-12 Motorola, Inc. Semiconductor device having a tin metallization system and package containing same
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
US4233337A (en) * 1978-05-01 1980-11-11 International Business Machines Corporation Method for forming semiconductor contacts
DE2823855A1 (de) * 1978-05-31 1979-12-06 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung
US4214256A (en) * 1978-09-08 1980-07-22 International Business Machines Corporation Tantalum semiconductor contacts and method for fabricating same
FR2476913B1 (fr) * 1980-02-25 1985-09-13 Nippon Electric Co Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
JPS5720463A (en) * 1980-07-14 1982-02-02 Toshiba Corp Semiconductor memory device
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
JPS57192047A (en) * 1981-05-20 1982-11-26 Mitsubishi Electric Corp Wiring layer in semiconductor device and manufacture thereof
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922397A (ja) * 1972-04-26 1974-02-27
JPS519574A (en) * 1974-07-12 1976-01-26 Fujitsu Ltd Handotaisochino seizohoho
JPS5443353A (en) * 1977-09-12 1979-04-05 Mitsubishi Electric Corp Refrigerating apparatus
JPS5459077A (en) * 1977-10-20 1979-05-12 Agency Of Ind Science & Technol Manufacture of semiconductor device
JPS5780720A (en) * 1980-11-06 1982-05-20 Fujitsu Ltd Manufacture of semiconductor device
JPS5815250A (ja) * 1981-07-21 1983-01-28 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3482611D1 (de) 1990-08-02
ATE54227T1 (de) 1990-07-15
US4562640A (en) 1986-01-07
EP0123309A2 (de) 1984-10-31
EP0123309A3 (en) 1987-09-30
EP0123309B1 (de) 1990-06-27
DE3314879A1 (de) 1984-10-25

Similar Documents

Publication Publication Date Title
JPS59205717A (ja) 半導体集積回路の低抵抗接触生成方法
US4338622A (en) Self-aligned semiconductor circuits and process therefor
JPS5831734B2 (ja) 半導体メモリ装置の製造方法
JPH0418735A (ja) バイポーラ型半導体装置の製造方法
JPS60216582A (ja) 自己整合式接触用開孔の形成法
JPS6039866A (ja) 集積半導体回路
JPH10209468A (ja) Ｓｏｉ半導体デバイス
JPH0456325A (ja) 半導体装置およびその製造方法
US3849270A (en) Process of manufacturing semiconductor devices
US4425379A (en) Polycrystalline silicon Schottky diode array
EP0078220B1 (en) Polycrystalline silicon interconnections for bipolar transistor flip-flop
JPH0241170B2 (ja)
US4628339A (en) Polycrystalline silicon Schottky diode array
JPH06204167A (ja) 半導体装置の製造方法
JPS6262466B2 (ja)
JPH0750698B2 (ja) 集積回路の相互接続用メタライゼーションを形成する方法及び装置
KR100415095B1 (ko) 반도체소자의제조방법
JPH04113655A (ja) 半導体装置およびその製造方法
JPS6222479A (ja) 高速スイツチング・バイポ−ラ・トランジスタ構造とその製法
JPS6295869A (ja) 半導体装置
JPH0441510B2 (ja)
JPS625657A (ja) 半導体集積回路装置
JPS59121855A (ja) 半導体装置
JPS59139664A (ja) 半導体集積回路装置
JPS6095939A (ja) 半導体集積回路の製造方法