JPS59183447A - 障害監視方式 - Google Patents
障害監視方式Info
- Publication number
- JPS59183447A JPS59183447A JP58057037A JP5703783A JPS59183447A JP S59183447 A JPS59183447 A JP S59183447A JP 58057037 A JP58057037 A JP 58057037A JP 5703783 A JP5703783 A JP 5703783A JP S59183447 A JPS59183447 A JP S59183447A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mpu0
- mpu1
- address
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロプロセッサ・システム等を複数個設
け、相互にデータを転送するシステムにｆｉｒ イーＣ
１そのデータ転送する手段としてダイレクト２ノモリ・
アクセスを用いる情報処理システムに繍げろｔｉ１１′
−害監視方式に関するものである。
け、相互にデータを転送するシステムにｆｉｒ イーＣ
１そのデータ転送する手段としてダイレクト２ノモリ・
アクセスを用いる情報処理システムに繍げろｔｉ１１′
−害監視方式に関するものである。
タイレクトメモリ・アクセス（ＤＭＡ）による情報の転
送は、図１に示すように、ダイレクト・メモリ・アクセ
ス・コントローラＤＭＡ Ｃが用いら４【、−ｊ−タ・
ハスＤＢ及びアドレス・バスの使用安水、使用許可と℃
・う確認がマイクロプロセッサＭＰＵとダイレクト・メ
モリ・アクセス・コントロー ３１）ＭＡＣＯ間でなさ
れる。この確認の後、マイク［コノロセノザＭＰＵのデ
ータババスと７ドレス・バス（１１刀り〃１されてしま
い、ダイレクト・メモリ・アクセス・コントローラＤＭ
ＡＣの制御下で■１０ボート■−とメモ’）ＭＥＭの間
の情報転送動作がなされる。ダイレクト・メモリ・アク
セス・コントローラＩ）ＭＡ Ｃは転送を扱うものであ
り、アドレスの生成を行うために７ドレス・バスは、図
３に示スように、マイクロプロセッサＭＰＵとの間で切
り換えがなされる。又、ダイレクト・メモリ・アクセス
・コントルーラＤＭＡＣは転送を扱うものであるから、
データの生成は行なわない。従って、図４に示すように
データ・バスＤＢを切り離すかどうかのみのスイッチン
グとなる。
送は、図１に示すように、ダイレクト・メモリ・アクセ
ス・コントローラＤＭＡ Ｃが用いら４【、−ｊ−タ・
ハスＤＢ及びアドレス・バスの使用安水、使用許可と℃
・う確認がマイクロプロセッサＭＰＵとダイレクト・メ
モリ・アクセス・コントロー ３１）ＭＡＣＯ間でなさ
れる。この確認の後、マイク［コノロセノザＭＰＵのデ
ータババスと７ドレス・バス（１１刀り〃１されてしま
い、ダイレクト・メモリ・アクセス・コントローラＤＭ
ＡＣの制御下で■１０ボート■−とメモ’）ＭＥＭの間
の情報転送動作がなされる。ダイレクト・メモリ・アク
セス・コントローラＩ）ＭＡ Ｃは転送を扱うものであ
り、アドレスの生成を行うために７ドレス・バスは、図
３に示スように、マイクロプロセッサＭＰＵとの間で切
り換えがなされる。又、ダイレクト・メモリ・アクセス
・コントルーラＤＭＡＣは転送を扱うものであるから、
データの生成は行なわない。従って、図４に示すように
データ・バスＤＢを切り離すかどうかのみのスイッチン
グとなる。
次に、データ・バスＤＢのスイッチングを、図５に示す
ように、アドレス・バスと同様に切り代るという形のス
イッチングに拡大し、ダイレクト・メモリ・アクセス・
コントローラＤＭＡＣが支配しているＤＭＡモードの時
にのみ生きるデータ・バスＤＢ及びＩｌｏ等を図２のよ
うに設けているものもある。
ように、アドレス・バスと同様に切り代るという形のス
イッチングに拡大し、ダイレクト・メモリ・アクセス・
コントローラＤＭＡＣが支配しているＤＭＡモードの時
にのみ生きるデータ・バスＤＢ及びＩｌｏ等を図２のよ
うに設けているものもある。
さらに、図１１図２の例の応用例として、図６の構成が
得られる。すなわち、互いに独立して処理を行うマイク
ロプロセッサＭＰＵ０．ＭＰＵ、が存在し、かつ、これ
らの間に情報の転送を要するシステムである。これは次
のように動作する。
得られる。すなわち、互いに独立して処理を行うマイク
ロプロセッサＭＰＵ０．ＭＰＵ、が存在し、かつ、これ
らの間に情報の転送を要するシステムである。これは次
のように動作する。
■マイクロプロ上２９Ｍ Ｐ Ｕｏ （Ｍ Ｐ Ｕｌ）
がダイレクト・メモリ・アクセス・リクエストＤＭＡ
ＲＱＴをダイレクト・メモリ・アクセス・コントローラ
ＤＭＡＣに出力する。この場合、メモ’） ＭＥＭＯ又
はＭＥＭ、のスタート番地、スト−ノブ番地又は転送か
−（）数等をダイレクト・メモリ°アクセス・コン１０
−ラＤＭＡＣに入力することも当然性ｌＣわれる。
がダイレクト・メモリ・アクセス・リクエストＤＭＡ
ＲＱＴをダイレクト・メモリ・アクセス・コントローラ
ＤＭＡＣに出力する。この場合、メモ’） ＭＥＭＯ又
はＭＥＭ、のスタート番地、スト−ノブ番地又は転送か
−（）数等をダイレクト・メモリ°アクセス・コン１０
−ラＤＭＡＣに入力することも当然性ｌＣわれる。
■ ダイレクト・メモリ・アクセス・コントローラ″Ｄ
ＭＡ、Ｃは、これを受はマイクロプロセッサＭＰＵ＋
（ＭＰＵｏ）に明瞭に伝える。
ＭＡ、Ｃは、これを受はマイクロプロセッサＭＰＵ＋
（ＭＰＵｏ）に明瞭に伝える。
（：（ンマイクｐブｐセッサＭＰＵＩ（ＭＰＵＯ）がよ
ければ、グラン１ＧＮＴを返す。
ければ、グラン１ＧＮＴを返す。
（４） ダイレクト・メモリ・アクセス・コントロー
ラｌ）ＭＡＣは、これも明瞭にマイクロプロセッサＭＰ
ＵＯ（ＭＰＵ、）に伝える。
ラｌ）ＭＡＣは、これも明瞭にマイクロプロセッサＭＰ
ＵＯ（ＭＰＵ、）に伝える。
■ ここでバス・スイッチＢＳが動作する。
■ タイレフ１−・メモリ・アクセス・コントローラＤ
ＭＡＣは、ダイレクト・メモリ・アクセス・アドレスＤ
ＭＡＡｏ、ＤＭＡＡｌを生成し出力する。
ＭＡＣは、ダイレクト・メモリ・アクセス・アドレスＤ
ＭＡＡｏ、ＤＭＡＡｌを生成し出力する。
（７）メモリＭＥＭｏ １ＭＥ、Ｍ＋相互間の情報転送
がなされる。
がなされる。
以上のように図６の例は、プロセッサ間通信をメモリｌ
’ＥＩ］のダイレクト・メモリ・アクセス転送で行う一
つの方式である。
’ＥＩ］のダイレクト・メモリ・アクセス転送で行う一
つの方式である。
図６の点線で囲４で示す部分は、おのおの図７の様九構
成されており、マイクロプロセッサＭＰＵが使用するメ
モＩＪＭＥＭ空間全てが使用出来なくなる。すなわち、
メモリＭＥＭに入るアドレス及びデータのラインが全て
スイッチングされるからである。この様な構成がメモリ
ＭＥＭｏ、ＭＥＭ ｌについてなされたシステムは、情
報の転送がなされている間マイクロプロセッサＭＰ Ｕ
ｏ 、 ＭＰ Ｕｌの双方とも不動作であり、システム
動作はもちろんのこと監視の動作も完全に停止せざるを
得す、この間になんらかの理由によりダイレクト・メモ
リ・アクセス・コントローラＤＭＡＣに障害が発生し、
マイクロプロセッサＭＰＵｏ、ＭＰＵ、の動作、すなわ
ちシステムの動作に戻れないという事態に対する対策は
第３ ノフｑセノザ等を導入する構成しか存在しない。
成されており、マイクロプロセッサＭＰＵが使用するメ
モＩＪＭＥＭ空間全てが使用出来なくなる。すなわち、
メモリＭＥＭに入るアドレス及びデータのラインが全て
スイッチングされるからである。この様な構成がメモリ
ＭＥＭｏ、ＭＥＭ ｌについてなされたシステムは、情
報の転送がなされている間マイクロプロセッサＭＰ Ｕ
ｏ 、 ＭＰ Ｕｌの双方とも不動作であり、システム
動作はもちろんのこと監視の動作も完全に停止せざるを
得す、この間になんらかの理由によりダイレクト・メモ
リ・アクセス・コントローラＤＭＡＣに障害が発生し、
マイクロプロセッサＭＰＵｏ、ＭＰＵ、の動作、すなわ
ちシステムの動作に戻れないという事態に対する対策は
第３ ノフｑセノザ等を導入する構成しか存在しない。
本発明は、最小のハードウェアの追加により、上記のよ
うな障害監視を行うことのできる障害監視方式を提供す
るものである。
うな障害監視を行うことのできる障害監視方式を提供す
るものである。
以下本発明の詳細な説明する。
本発明では、図８に示すように、マイクμプロヒノ’Ｊ
ＭＰＵｏ（ＭＰＵ＋）の各メモリＭ Ｅ Ｍｏ （Ｍ
Ｅ Ｍ Ｉ）を、（１）ダイレクト・メモリ・アドレス
転送としてマイクρソ１コセノザＭ Ｐ ＵＯ（ｙｉ
Ｐ Ｕｌ ）のメモリ空間から切り寵されるメモリ空間
ＭＥＭ、と、■常にマイクロノｑ −ｐ ツリーＭ Ｐ
Ｕｏ （Ｍ Ｐ ｔＪ＋ ）のメモリ空間に残るメモ
リ空間Ｍ ｌｉ； Ｍ ｂの２つに分ける。■のメそり
Ｍ Ｅ Ｍ ｂの７１−レス及びデータはマイクロプロ
セッサＭ Ｐ Ｕ。
ＭＰＵｏ（ＭＰＵ＋）の各メモリＭ Ｅ Ｍｏ （Ｍ
Ｅ Ｍ Ｉ）を、（１）ダイレクト・メモリ・アドレス
転送としてマイクρソ１コセノザＭ Ｐ ＵＯ（ｙｉ
Ｐ Ｕｌ ）のメモリ空間から切り寵されるメモリ空間
ＭＥＭ、と、■常にマイクロノｑ −ｐ ツリーＭ Ｐ
Ｕｏ （Ｍ Ｐ ｔＪ＋ ）のメモリ空間に残るメモ
リ空間Ｍ ｌｉ； Ｍ ｂの２つに分ける。■のメそり
Ｍ Ｅ Ｍ ｂの７１−レス及びデータはマイクロプロ
セッサＭ Ｐ Ｕ。
（Ｍｌ）Ｌｌｌ）と常に直結させる。一方、■のメそり
ＭＥＭ、はアドレスおよびデータがスイッチングされた
後Ｖこ接続される。
ＭＥＭ、はアドレスおよびデータがスイッチングされた
後Ｖこ接続される。
このＪ： ’５１ｃ構成をとることにより、マイクロブ
喀・七ノリＭＰ （Ｊｏ（ＭＰ Ｕｌ ）にとって■の
メモリＭ Ｅ Ｍ ｈは常に使用できることとなり、転
送中の障害を監視できろことになる。
喀・七ノリＭＰ （Ｊｏ（ＭＰ Ｕｌ ）にとって■の
メモリＭ Ｅ Ｍ ｈは常に使用できることとなり、転
送中の障害を監視できろことになる。
クイレフ１−・メモリ・アドレス・コントローラ１、）
ＭＡ Ｃの動作中にマイクロプロセッサＭ Ｐ Ｕｏ
（ＩＶＩ Ｐ Ｕ １）τｉｌｌで監視できる状態フラ
グは、状態遷移を示す表１内のＲＱＴ（ＲＥＱＵＥＳＴ
） 、 ＧＮＴ （ＧｍｉＮＴ）、５ＴＡＲＴ１．５Ｔ
ＡＲＴ２ 、ＤＭＡ転送中の５個のフラグがある。ＤＭ
Ａ転送中の正常な動作は、状態１乃至状態６のンーケン
スにて終了する。このフラグの状態を図９に示す状態監
視フローチャートの如く、状態毎に任意の規定時間内に
状態が変化するか否かを監視することができる。
ＭＡ Ｃの動作中にマイクロプロセッサＭ Ｐ Ｕｏ
（ＩＶＩ Ｐ Ｕ １）τｉｌｌで監視できる状態フラ
グは、状態遷移を示す表１内のＲＱＴ（ＲＥＱＵＥＳＴ
） 、 ＧＮＴ （ＧｍｉＮＴ）、５ＴＡＲＴ１．５Ｔ
ＡＲＴ２ 、ＤＭＡ転送中の５個のフラグがある。ＤＭ
Ａ転送中の正常な動作は、状態１乃至状態６のンーケン
スにて終了する。このフラグの状態を図９に示す状態監
視フローチャートの如く、状態毎に任意の規定時間内に
状態が変化するか否かを監視することができる。
表 １
本発明は、「プロセッサ間通信のＤＭ’Ａ転送時」を−
例として挙げたが、単一プロセノサンステムのメ」上す
←艷Ｉ／６転送時等にも応用出来る。さらに、メ七りを
上記の２つの群に分けるという手段はＩ）ＭＡ転送時に
もマイクロプロセッサを動作させるシスラーム全てに応
用出来る手段と言える。
例として挙げたが、単一プロセノサンステムのメ」上す
←艷Ｉ／６転送時等にも応用出来る。さらに、メ七りを
上記の２つの群に分けるという手段はＩ）ＭＡ転送時に
もマイクロプロセッサを動作させるシスラーム全てに応
用出来る手段と言える。
図１１図６は従来のダイレクト・メモリ・アクヒスによ
る情報転送の例を示す７゛ロツク、図２は１６１１０例
の変形例を示すブロック図、図３１図・１１図５は商ｌ
の例における一部変形例を示すプｌ＋ツク図、図７は図
６の例に用いられる一部回路の」１体例を示すブロック
図、図８は本発明方式の実施例の主要部を示すブロック
図、図９は本発明方式の動作を説明するための動作フロ
ーチャート−（−ある。 ＤＭＡＣ・・ダイレクト・メモリ・アクセス・コントル
ーラ、 ＤＭＡＡ・・・ダイレクト・メモリ・アクセ
ス・アドレス、 ＤＢ・・データ・バス、ＭＰ Ｕ
、 ＭＰ Ｕｕ 、 ＭＰ Ｕ＋ ”’マイクロプロセ
ッサ、ＤＥＣ・・・テコーダ、 ＭＰ；Ｍ 、 ＭＥＭｏ 、 ＭＥＭ ＋−メモリ、
ＢＳ・・ハス・スイッチ、 ＡＣＢ・・アドレス／
コントロール”バス、 Ｄ・・データ、 Ａ・・・ア
ドレス、Ｃ８・・・チップ・セレクト、 ＤＭＡＤ・
・ダイレクト・メモリ・アクセス・データ・ハス、［ζ
／Ｗ・・ リード／ライト、 Ｓ・・・スイッチ。 特許出願人 岩崎通信機株式会社 代 理 人 大 塚 学 外１名
る情報転送の例を示す７゛ロツク、図２は１６１１０例
の変形例を示すブロック図、図３１図・１１図５は商ｌ
の例における一部変形例を示すプｌ＋ツク図、図７は図
６の例に用いられる一部回路の」１体例を示すブロック
図、図８は本発明方式の実施例の主要部を示すブロック
図、図９は本発明方式の動作を説明するための動作フロ
ーチャート−（−ある。 ＤＭＡＣ・・ダイレクト・メモリ・アクセス・コントル
ーラ、 ＤＭＡＡ・・・ダイレクト・メモリ・アクセ
ス・アドレス、 ＤＢ・・データ・バス、ＭＰ Ｕ
、 ＭＰ Ｕｕ 、 ＭＰ Ｕ＋ ”’マイクロプロセ
ッサ、ＤＥＣ・・・テコーダ、 ＭＰ；Ｍ 、 ＭＥＭｏ 、 ＭＥＭ ＋−メモリ、
ＢＳ・・ハス・スイッチ、 ＡＣＢ・・アドレス／
コントロール”バス、 Ｄ・・データ、 Ａ・・・ア
ドレス、Ｃ８・・・チップ・セレクト、 ＤＭＡＤ・
・ダイレクト・メモリ・アクセス・データ・ハス、［ζ
／Ｗ・・ リード／ライト、 Ｓ・・・スイッチ。 特許出願人 岩崎通信機株式会社 代 理 人 大 塚 学 外１名
Claims (1)
- （１）複数のマイクロプロセッサと該複数のマイクロプ
ロセッサにそれぞれ対応する複数のメモリとを有し前記
複数のマイクロプロセッサ間の情報伝達手段には前記複
数のメモリ相互間のダイレクト・メモリ・アクセス転送
を用いる情報処理システムにおいて、前記複数のメモリ
の各々は二つの群匠分けられ、一方の群は該メモリを管
轄する前記マイクロプロセッサによりｆｆ１ｌ Ｈし他
方の群は前記情報伝達手段により管轄する如く構成して
、箭記マイクｐプロセッサにより前記情報伝達手段を監
視することを特徴とする情報処理システムにおける障害
監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057037A JPS59183447A (ja) | 1983-04-01 | 1983-04-01 | 障害監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057037A JPS59183447A (ja) | 1983-04-01 | 1983-04-01 | 障害監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183447A true JPS59183447A (ja) | 1984-10-18 |
| JPH0346855B2 JPH0346855B2 (ja) | 1991-07-17 |
Family
ID=13044241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58057037A Granted JPS59183447A (ja) | 1983-04-01 | 1983-04-01 | 障害監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182750A (ja) * | 1987-01-23 | 1988-07-28 | Nec Corp | マイクロコンピユ−タ開発支援装置 |
| JPH03171356A (ja) * | 1989-11-30 | 1991-07-24 | Matsushita Graphic Commun Syst Inc | メモリ間データ転送装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116124A (en) * | 1979-03-01 | 1980-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Information processor |
| JPS5671129A (en) * | 1979-11-15 | 1981-06-13 | Fujitsu Ltd | Data processing system |
| JPS57150059A (en) * | 1981-02-11 | 1982-09-16 | Siemens Ag | Multi-microcomputer |
-
1983
- 1983-04-01 JP JP58057037A patent/JPS59183447A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116124A (en) * | 1979-03-01 | 1980-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Information processor |
| JPS5671129A (en) * | 1979-11-15 | 1981-06-13 | Fujitsu Ltd | Data processing system |
| JPS57150059A (en) * | 1981-02-11 | 1982-09-16 | Siemens Ag | Multi-microcomputer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182750A (ja) * | 1987-01-23 | 1988-07-28 | Nec Corp | マイクロコンピユ−タ開発支援装置 |
| JPH03171356A (ja) * | 1989-11-30 | 1991-07-24 | Matsushita Graphic Commun Syst Inc | メモリ間データ転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346855B2 (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH06250931A (ja) | 情報処理装置 | |
| JPS59183447A (ja) | 障害監視方式 | |
| JPH0122653B2 (ja) | ||
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPS599767A (ja) | マルチプロセツサ装置 | |
| JP3161319B2 (ja) | マルチプロセッサシステム | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JPS63142455A (ja) | 半導体記憶装置 | |
| JPS638500B2 (ja) | ||
| JPS605331A (ja) | ラインプリンタ | |
| JP2714249B2 (ja) | 通信制御方式 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS622337A (ja) | メモリ拡張方式 | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPH05101024A (ja) | マルチプロセツサ制御方式 | |
| JPS5969823A (ja) | 電源制御方式 | |
| JPS59135566A (ja) | プロセツサ間通信方式 | |
| JPS60175171A (ja) | 情報処理システム | |
| JPH03253924A (ja) | 設定データバックアップ回路及び設定データバックアップ方法 | |
| JPH04257957A (ja) | バス切替制御におけるエラー処理方式 | |
| JPS6386054A (ja) | メモリ方式 | |
| JPS63217444A (ja) | 多重ポ−トメモリ |