JPS5917555B2 - 導電パタ−ン膜の形成方法 - Google Patents

導電パタ−ン膜の形成方法

Info

Publication number
JPS5917555B2
JPS5917555B2 JP11994078A JP11994078A JPS5917555B2 JP S5917555 B2 JPS5917555 B2 JP S5917555B2 JP 11994078 A JP11994078 A JP 11994078A JP 11994078 A JP11994078 A JP 11994078A JP S5917555 B2 JPS5917555 B2 JP S5917555B2
Authority
JP
Japan
Prior art keywords
pattern
patterns
conductive pattern
printing
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11994078A
Other languages
English (en)
Other versions
JPS5546542A (en
Inventor
豊司 西本
恵二 正木
恵二 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP11994078A priority Critical patent/JPS5917555B2/ja
Publication of JPS5546542A publication Critical patent/JPS5546542A/ja
Publication of JPS5917555B2 publication Critical patent/JPS5917555B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は凹版印刷または凹版オフセット印刷に適合した
導電膜の形成方法に関する。
従来より各種の表示素子や電気回路板等の電極配線は厚
膜印刷法または薄膜写真法により形成されている。各
、9用途に応じて配線材料の種類と構成には何らかの制
約を伴う場合もあろが、通常は目標とするパターンの最
小線幅や精度等が形成方法を決定する主要な要因となつ
ている。具体的に言えば、約100μm以上の幅を有す
るパターンはスクリーン印刷 、9法による厚膜印刷法
が採用され、それ以下の幅のパターンを有し、位置精度
も高く要求されろ場合には薄膜写真法が採用されること
が多い。薄膜写真法は一般的に厚膜印刷法よりも品質的
に秀れている場合が多いので、採用領域は広がりつつあ
る。しかしながら薄膜写真法は製造工程がレジスト塗ヌ
布、露光、現像、エッチングと長いことから高いコス
トとなりがちであり、他の形成方法では不可能な例えば
40μm以下の微細パターンの形成にのみ有力となるこ
とが多い。上記の理由により、厚膜印刷法でも100p
m0幅以下のパターン形成が可能になれば、工程管理や
コストの面で薄膜写真法よりも有利となり、電極配線等
への福音が大きい。
スクリーン印刷法で100μ■以下のパターンを形成す
ることは、インキや版の状態によつては5 あろ程度可
能であろものの、広い領域にわたつて再現性よく形成す
ることは実現されていない。
それに対して、凹版印刷法、中でも凹版オフセット印刷
法によれば、40μm程度の画線も広い領域にわたつて
形成され得ることが見い出された。し0 かも後者の方
法ではスクリーン印刷法の場合に生ずる版の伸びによる
位置ずれが殆ど生じないため、同一パターンの重ね刷り
が可能となり、充分な厚さの画線が得られるばかりでな
く、電極配線パターンにおいて最も避けなければならな
い断線を防5 ぐことが容易になろ。以下、凹版オフセ
ット印刷法の例で述べれば、この印刷法は数十μmの微
細パターンの厚膜印刷に極めて適しているが、逆に線幅
の広いパターンの形成に以下のような問題点がある。
第一に、太0 さ約30Oftm以上の画線または同程
度以上のサイズを有する矩形あるいは円形等の大柄パタ
ーンを形成するに際して、刷版上のパターンから著しく
変形されたパターンが印刷されがちなことである。それ
は周縁部の形状が著しく歪められるばか5 りでなく、
中央部が不規則に欠落したパターンとなりやすい。この
原因は、印刷用刷版としての凹版の印刷手順の中に求め
られる。すなわち、凹版【0−の表面に供給されたイン
キを均一にドクタリングして、版の凹部にのみ一様にイ
ンキを充填し、かつ、転写体にインキを移すのであるが
、幅300μm以上の大柄パターンでは均一なインキの
ドクタリングが困難となる。
第二の問題は大柄パターン部のインキ被膜の厚みが部分
的に過度に厚くなりやすいことである。この原因は刷版
作成時のエツチング工程において、幅の広いパターンの
部分に相当する凹部が細線部に相当する凹部よりも著し
く深くエツチングされることにある。このようなインキ
被膜の厚みのムラは金、銀等の貴金属粉を多く含みがち
の導電インキを無駄に使うばかりでなく、表示素子等の
気密シール部にあたる場合にはシール性にも悪影響を与
える。また接続端子部としても過度に厚いインキ被膜は
基板との密着性においても接続適性におい゛ても好まし
くない。これらの問題点を解決する手段として通常の印
刷物に用いられるグラビアスクリーンをネガに反転した
黒線スクリーンを利用することが考えられる。即ち、太
線パターンのみを部分網かけして細線の集合体とするこ
とによつて前記の問題点を解決するものである。この黒
線スクリーンを利用する前記の方法は製版工程が複雑に
なり、凹版オフセツト印刷の利点である細線の再現に問
題が生じやすいばかりでなく、太線と細線が複雑に入り
組んだパターンにおいては網かけ画像とベタ画像との位
置合わせにも困難が多い。なお、通常のグラビアスクリ
ーンをそのまま使用して離散した網点にした場合は導電
性が損われるので好ましくないことは容易にわかる。
本発明は上述の問題点を解決するためのさらに改良され
た方法を提供するものであり、原版の作画時に太線パタ
ーンを細線の集合体で表わすことによつて製版工程にお
ける大きな負担なしに事実上あらゆる幅のパターンを含
む導電体膜を凹版または凹版オフセツト印刷法により有
効に形成する方法を提示するものである。
以下、本発明の内容を図面に従つて具体的に説明する。
第1図aは数十μm乃至200μm程度の幅を有する細
線1と約300μm以上の太線2とが共存する原型パタ
ーンを示し、これを第1図Bl7)ように太線部を相互
間に一個所以上の連結部3を有する分割した細線4の集
合体で構成する工うに変更したものである。
さらに、、第2図aに示す接続端子部5のパターンにつ
いて述べれは、第2図aに示す原型パターンを用いた場
合、bに示す工うな前述した工うな中央部の欠落6のあ
る歪んだ接続端子部51が形成される。
接続端子部5においては外部接続線との接点が確実に保
持されることが重要であるから、大きな欠落部の発生は
好ましくない。むしろ第2図cあるいは第2図dに示す
工うな小パターンの集合体で設計を行い、原版に比較的
忠実な再現画像を印刷により形成した方が好ましい。一
般に表示素子の電極板の主要パターンや回路部品の末端
の配線パターンは細線を使用することが多く、その線幅
や形状の大きな変更が不要であり、かつ困難でもあるの
に対して、太線を使用する領域は周辺の引きまわし配線
や接続端子部分である場合が多く、第1図b及び第2図
E,d(T)ような変更は可能となり得る。
即ち、第1図aを第1図b(7).!.うに設計するこ
とによりその導電性が若干低くなるものの、このような
パターンにおける導電性は細線部の導電性に比較すれば
極めて高く、素子または回路としての全体の性能に盆ど
影響を及ぼすことはない。しかも第1図bの細線の集合
パターンを使用することにエリ膜厚の均一化が計られ、
気密シールがこの部分を横切つて存在するような表示素
子の場合には気密性にも好影響を与える。さらに導電イ
ンキとしては金あるいは銀等の高価な貴金属ペーストを
使うため、過度なインキの厚盛りを避けられる本発明の
パターンが材料コスト面からも望ましい。もちろん、本
発明における細線の集合は充分に密に配置される必要が
あり、従つて通常のパターンで問題となる断線及び短絡
の心配は無用である。実施にあたつては幅300pm以
上の大柄パターンを40〜200ftm幅のさらに望ま
しくは50〜100μm幅の相互間に複数個所の連結部
を有する細線パターンの集合体で置換し、線間隔はこの
分割された線幅以下とするのが適当である。なおこれら
の集合体を形成する細線の幅は印刷版のための原版を作
成する時の作画機の仕様や周辺の細線パターン等を考慮
して適当に選べば良く、比較的制約は少ないので原版作
成工程における負担は大きくない。以上、述べた工うに
本発明は凹版オフセツト印刷法の欠点である幅の広い導
電パターンの再現をパターン設計の簡単な変更に工り、
事実上可能とし、導電体膜としての性能を何ら損うこと
なく、膜厚の均一化と材料コストの低下とをもたらす極
めて有効な方法を提示しているものである。
【図面の簡単な説明】
第1図aは太線部を含む従来のパターンを示す平面図で
あり、第1図bは太線部を細線の集合体で置換した本発
明になるパターンを示す平面図である。 第2図aは幅の広いパターンからなる従来の接続端子部
パターンを示す平面図であり第2図bはaのパターンを
凹版オフセツト印刷した場合の印刷物の形状を示す平面
図である。第2図c及びdは幅の広いパターンを比較的
小さいパターンの集合体で置換した本発明になるパター
ンを示す平面図である。1・・・・・・細線、2・・・
・・・太線、3・・・・・・連結部、4・・・・・・分
割した細線、5・・・・・・接続端子部、6・・・・・
・欠落。

Claims (1)

    【特許請求の範囲】
  1. 1 幅が300μm以上の大柄導電パターン膜を凹版ま
    たは凹版オフセット印刷方式で形成する際、該大柄導電
    パターンに替えて相互間に一ケ所以上の連結部を有する
    40〜200μm幅の細線の集合体として形成すること
    を特徴とする導電パターン膜の形成方法。
JP11994078A 1978-09-29 1978-09-29 導電パタ−ン膜の形成方法 Expired JPS5917555B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11994078A JPS5917555B2 (ja) 1978-09-29 1978-09-29 導電パタ−ン膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11994078A JPS5917555B2 (ja) 1978-09-29 1978-09-29 導電パタ−ン膜の形成方法

Publications (2)

Publication Number Publication Date
JPS5546542A JPS5546542A (en) 1980-04-01
JPS5917555B2 true JPS5917555B2 (ja) 1984-04-21

Family

ID=14773928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11994078A Expired JPS5917555B2 (ja) 1978-09-29 1978-09-29 導電パタ−ン膜の形成方法

Country Status (1)

Country Link
JP (1) JPS5917555B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188994A (ja) * 1983-04-11 1984-10-26 松下電器産業株式会社 配線基板の回路導体印刷機
TWI332437B (en) 2004-07-08 2010-11-01 Murata Manufacturing Co Photogravure printing machine, manufacturing method of multilayer ceramic electronic device using the photogravure printing machine and gravure roll
JP2008282968A (ja) * 2007-05-10 2008-11-20 Brother Ind Ltd スタンプ装置

Also Published As

Publication number Publication date
JPS5546542A (en) 1980-04-01

Similar Documents

Publication Publication Date Title
US4084506A (en) Metal mask for use in screen printing
JPH10256416A (ja) 配線基板における導電バンプの構造
JPS5917555B2 (ja) 導電パタ−ン膜の形成方法
EP0843840B1 (en) The provision of tracks on flat substrates by means of a stencil-printing method
JP3316785B2 (ja) スクリーン印刷版
JP3257397B2 (ja) スクリーンマスクの製造方法
JP3252763B2 (ja) 電子部品の製造装置
JP3770722B2 (ja) 印刷版
JPH10217418A (ja) フレキソ印刷用凸版
JP3923656B2 (ja) 印刷版
JP2636531B2 (ja) 印刷配線板の製造方法
JPH0123317B2 (ja)
US4354914A (en) Marking head for electrochemical process
JPS6342536Y2 (ja)
JPH01169452A (ja) プリント回路パターン形成用凹版およびその製造法、並びにプリント回路パターン形成法
JP3167198B2 (ja) サーマルプリントヘッド及びその導体パターンの形成方法
JPS60140788A (ja) パツド印刷による回路形成方法
JPH08252987A (ja) スクリーンマスク
JP3941989B2 (ja) 厚膜パターン形成方法
JP2798395B2 (ja) 感光性樹脂凹版およびその製造法
JPH02112993A (ja) 厚膜回路基板の製造方法及び製造用メッシュマスク
JP2006110923A (ja) グラビア印刷機および積層セラミック電子部品の製造方法
JPH0640179A (ja) 印刷版
JPS60170889A (ja) 液晶表示素子の製造方法
JP2521340Y2 (ja) スクリーンマスク