JPS59171256A - プリンタ回路 - Google Patents
プリンタ回路Info
- Publication number
- JPS59171256A JPS59171256A JP58044104A JP4410483A JPS59171256A JP S59171256 A JPS59171256 A JP S59171256A JP 58044104 A JP58044104 A JP 58044104A JP 4410483 A JP4410483 A JP 4410483A JP S59171256 A JPS59171256 A JP S59171256A
- Authority
- JP
- Japan
- Prior art keywords
- information
- graphic
- data
- text
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/3871—Composing, repositioning or otherwise geometrically modifying originals the composed originals being of different kinds, e.g. low- and high-resolution originals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はプリンタの回路に関する。
〔従来技術〕
第１図は従来のプリンタ回路の一例を示す。
第１図において、１はＲＯＭ；リードオンリーメモリや
ＲＡＭ；ランダムアクセスメモリを内蔵した１チップの
ＣＰＵ；セントラルプロセッシングユニット、２は制御
回路部、３は印字情報を一時的に保持するラッチ回路、
４は印字情報を蓄えておくメモリで、このメモリの容量
はテキストモードの場合は横方向一列の情報を保持する
容量、たとえば最大で８０文字印字するプリンタの場合
は８０バイトの容量が必要である。またグラフィックモ
ードの場合の要領は、横方向の一ライン分の情報を保持
する容量、たとえば最大で横方向６４０ドット印字する
プリンタの場合８０バイトとなる。 第１図の５はテキストモードで使用するキャラクタジェ
ネレータ、６はラッチ回路、７はドライバー、８は印字
用のヘッド、９はストローブ信号入力、１０は８ビット
の印字データ入力、１１は本体側へプリンタ側が印字情
報の８ビットデータを受取ったことを知らせるアクノリ
ッジ信号、１２はアドレスバスライン、１３はデータバ
スラインを示す。 第２図は印字すべき内容の一例を示し、３１はテキスト
モードの文字、３２はグラフィックモードの図形を示す
。 第１図の従来例において、テキストモードの場合、本体
側から送られてくる印字用の８ビットのアスキーコード
データをメモリ４に入れ（詳細は本発明の実施例で述べ
る。）、その後に、アスキーコードに対応した文字や符
号を５のキャラクタジェネレータから取り出し、所定の
フォーマットに揃べかえ、８のヘッドにより印字するの
で問題はない。 また、グラフィックモードの場合も、本体側より送られ
て来るすべてのデータをそのまま印字すれば良く問題は
ない。 しかし、第２図に示す例の様にテキストモードとグラフ
ィックモードが横方向に混在する場合、不都合が生じる
。 以下、混在モードの印字の問題点について詳細に述べる
。第１図のプリンタはテキストモードで印字している途
中で、グラフィックモードへ切換える場合、印字の途中
で本体側から特殊なコードを送り、プリンタ側のＣＰＵ
１が、このデータを受け取りグラフィックモードに切換
えることにより実現可能である。 一方、グラフィックモードで動作中は、ＣＰＵ１は本体
側より送られて来るデータはすべて印字データと見なし
、そのまま出力する。 このため、１ラインを印字している途中で特殊コードを
送っても，切換えるためのコードと印字データの区別が
出来ないため、１ラインを印字している途中でテキスト
モードに切換えることは出来ない。 グラフィックモードで印字中の場合、１ライン印字終了
時のみテキストモードに移行することは可能である。 したがって、第２図に示した様に、横方向の同じ位置に
、テキストモードとグラフィックモードの両方が混在し
ている混在モードの場合は上述した様に、モードの切換
えが自由に行なえないため、そのまま印字することは出
来なかった。 混在モードを印字する手段としてすべての情報をビデオ
信号に変換し、これを印字するビデオプリンタはあるが
、プリンタ内に大容量のメモリが必要なことと、その他
の回路が複雑になる事などのためコストが非常に高く、
特殊な用途を除いて、ほとんど使用されていない。 〔発明の目的〕 本発明は上述した問題点を簡単な手段により、解決した
プリンタ回路を提供することにある。 〔発明の概要〕 本発明は、グラフィックとテキストの混在モ−ドにおい
て、本体側から送られて来る印字情報をマルチプレクサ
によりグラフィックの情報とテキストの情報とに分離し
、別々の保存回路に取り込み、その後該保存回路にある
該グラフィックの情報と該テキストの情報に対応したキ
ャラクタジェネレータからの出力情報とを加算回路で加
算し、該加算回路の出力を印字情報としていることを特
徴とするプリンタ装置である。 〔発明の実施例〕 第３図は本発明の一実施例を示し、２１はグラフィック
モードのデータを一時的に保存しておくラッチ回路、２
２はテキストモードのデータとグラフィックモードのデ
ータを切換えるマルチプレクサ、２３はグラフィックの
印字データと５のキャラクタデータを加算する加算回路
を示す。 第３図の実施例について詳述する前に理解を容易にする
ためプリンタの基本動作について記す。 一般のプリンタはテキストモードの場合初期設定として
、プリンタが印字する場合の“白”に対応するアスキー
コードの“２０”を１列分のバッファメモリ４に格納す
る。 次に、本体側より印字用の８ビットの並列データ１０と
ストローブ信号９をプリンタ側へ送り出す。プリンタ側
は８ビットの該データをバッファメモリ４に取り込むと
アクノリッジ信号１１を本体側へ送り返す。本体側はア
クノリッジ信号１１を受取ると、次のデータ１０とスト
ロ−ブ信号９を同時にプリンタ側へ送出する。プリンタ
側は、再びデータをバッファメモリ４に格納すると再び
アクノリッジ信号１１を本体側へ返し、次のデータを要
求する。 以下、この一連の動作は、一列分のバッファメモリ４の
最終までくり返され、完了する。 また、これ以外のケースとして、本体側よりキャリッジ
リターンに対応するアスキーコードの“ＯＤ”が送られ
てくるまで、プリンタ側はバッファメモリ４に印字デー
タを取り込む。（キャリッジリターン以降は、バッファ
メモリ４にデータは取込まない。） 上記の２つのケースで、プリンタ側は印字に必要な一列
分のデータは送られたと判断し、その列の印字を開始す
る。 この場合、バッファメモり４に一列分のデータがすべて
あるケースは問題ないが、途中でキャリッジリターンが
来たケースはキャリッジリターン以降は次のデータが取
り込まれないので印字は不要であるが、初期設定が行な
われていない（すなわち“２０”コードが入っていない
）と、メモリ４の中に、以前より入っている任意のデー
タに対応する文字をキャラクタジェネレ−タ５より取り
出し印字することが問題である。これを防止するため、
初期設定時にコード“２０”をメモリ４に格納する。 第３図の実施例において、ＣＰＵ１は初期設定としてバ
ッファメモリ４をクリアするために、アスキーコード“
２０”すべての番地に入れ、かつラッチ回路６をクリア
する。 次にマルチプレクサ２２をテキストモード側に切換えた
後、本体側より送られてくるデータ１０とストローブ信
号９とプリンタ側より送出するアクノリッジ信号１１を
利用し、一列分のアスキーデータをラッチ回路３を介し
、メモリ４に格納する。 先に述べた様にＣＰＵはメモり４の印字データが横一列
の数以上となった場合またはアスキーコードのキャリッ
ジリターンに対応する“ＯＤ”のコードが本体側から送
られて来た場合はプリンタ側はテキストモードの一列の
情報は送られたものと判断し、コントロール回路２を用
いマルチプレクサ２２をグラフィックモード側に切換え
る。 グラフィックモードになると、テキストモードのデータ
の授受と同様にＣＰＵは本体側より８ビット単位のデー
タ信号１０に分割して送られてくる１ライン分の印字情
報とストローブ信号９を受けとり、プリンタ側より本体
側へ返すアクノリッジ信号１１を返す。上記の作業をく
り返し、ＣＰＵ１ライン分のデータをラッチ回路２１へ
取り込む。一方メモリ４に保存してあるテキストモード
のデータのうち、グラフィックモードのラッチ回路２１
に対応する情報をＣＰＵ１がキャラクタジェネレータ５
より取り出し、２３の加算回路に加える。 加算回路２３は両者の論理和を出力し、ラッチ回路６に
供給し、ヘッド８を介して印字する。 次にＣＰＵは本体側より次のグラフィックデータを取込
み上述した一連の作業をテキストモードの一列に対応す
るラインの数までくり返す。 次にＣＰＵ１は再びコントロール回路２を用いマルチプ
レクサ２２をテキストモード側に切換え、二列目のテキ
ストモードのデータを本体側より取込み、上述の動作を
くり返し、混合モードでも完全に印字できる。 第３図の実施例において、テキストモードはテキストの
情報のみが送られて来て、グラフィックモードの時はグ
ラフィックの情報のみが送られてくるので、プリンタ側
はマルチプレクサ２２を切換えず、その時のモードに固
定し、本体側より送られて来るデータをそのまま印字す
れば良い。 どのモードで送るかは本体側よりプリンタ側へ最初に指
示するものとする。 〔発明の効果〕 以上述べた様に本発明を実施した場合、従来のプリンタ
回路に簡単な回路を付加することにより、テキストモー
ド、グラフィックモード、テキストとグラフィックの混
在モードの各モードに対応出来るので、プリンタ回路の
コスト上昇分も小さく、かつ大幅な性能アップが期待で
きる。
ＲＡＭ；ランダムアクセスメモリを内蔵した１チップの
ＣＰＵ；セントラルプロセッシングユニット、２は制御
回路部、３は印字情報を一時的に保持するラッチ回路、
４は印字情報を蓄えておくメモリで、このメモリの容量
はテキストモードの場合は横方向一列の情報を保持する
容量、たとえば最大で８０文字印字するプリンタの場合
は８０バイトの容量が必要である。またグラフィックモ
ードの場合の要領は、横方向の一ライン分の情報を保持
する容量、たとえば最大で横方向６４０ドット印字する
プリンタの場合８０バイトとなる。 第１図の５はテキストモードで使用するキャラクタジェ
ネレータ、６はラッチ回路、７はドライバー、８は印字
用のヘッド、９はストローブ信号入力、１０は８ビット
の印字データ入力、１１は本体側へプリンタ側が印字情
報の８ビットデータを受取ったことを知らせるアクノリ
ッジ信号、１２はアドレスバスライン、１３はデータバ
スラインを示す。 第２図は印字すべき内容の一例を示し、３１はテキスト
モードの文字、３２はグラフィックモードの図形を示す
。 第１図の従来例において、テキストモードの場合、本体
側から送られてくる印字用の８ビットのアスキーコード
データをメモリ４に入れ（詳細は本発明の実施例で述べ
る。）、その後に、アスキーコードに対応した文字や符
号を５のキャラクタジェネレータから取り出し、所定の
フォーマットに揃べかえ、８のヘッドにより印字するの
で問題はない。 また、グラフィックモードの場合も、本体側より送られ
て来るすべてのデータをそのまま印字すれば良く問題は
ない。 しかし、第２図に示す例の様にテキストモードとグラフ
ィックモードが横方向に混在する場合、不都合が生じる
。 以下、混在モードの印字の問題点について詳細に述べる
。第１図のプリンタはテキストモードで印字している途
中で、グラフィックモードへ切換える場合、印字の途中
で本体側から特殊なコードを送り、プリンタ側のＣＰＵ
１が、このデータを受け取りグラフィックモードに切換
えることにより実現可能である。 一方、グラフィックモードで動作中は、ＣＰＵ１は本体
側より送られて来るデータはすべて印字データと見なし
、そのまま出力する。 このため、１ラインを印字している途中で特殊コードを
送っても，切換えるためのコードと印字データの区別が
出来ないため、１ラインを印字している途中でテキスト
モードに切換えることは出来ない。 グラフィックモードで印字中の場合、１ライン印字終了
時のみテキストモードに移行することは可能である。 したがって、第２図に示した様に、横方向の同じ位置に
、テキストモードとグラフィックモードの両方が混在し
ている混在モードの場合は上述した様に、モードの切換
えが自由に行なえないため、そのまま印字することは出
来なかった。 混在モードを印字する手段としてすべての情報をビデオ
信号に変換し、これを印字するビデオプリンタはあるが
、プリンタ内に大容量のメモリが必要なことと、その他
の回路が複雑になる事などのためコストが非常に高く、
特殊な用途を除いて、ほとんど使用されていない。 〔発明の目的〕 本発明は上述した問題点を簡単な手段により、解決した
プリンタ回路を提供することにある。 〔発明の概要〕 本発明は、グラフィックとテキストの混在モ−ドにおい
て、本体側から送られて来る印字情報をマルチプレクサ
によりグラフィックの情報とテキストの情報とに分離し
、別々の保存回路に取り込み、その後該保存回路にある
該グラフィックの情報と該テキストの情報に対応したキ
ャラクタジェネレータからの出力情報とを加算回路で加
算し、該加算回路の出力を印字情報としていることを特
徴とするプリンタ装置である。 〔発明の実施例〕 第３図は本発明の一実施例を示し、２１はグラフィック
モードのデータを一時的に保存しておくラッチ回路、２
２はテキストモードのデータとグラフィックモードのデ
ータを切換えるマルチプレクサ、２３はグラフィックの
印字データと５のキャラクタデータを加算する加算回路
を示す。 第３図の実施例について詳述する前に理解を容易にする
ためプリンタの基本動作について記す。 一般のプリンタはテキストモードの場合初期設定として
、プリンタが印字する場合の“白”に対応するアスキー
コードの“２０”を１列分のバッファメモリ４に格納す
る。 次に、本体側より印字用の８ビットの並列データ１０と
ストローブ信号９をプリンタ側へ送り出す。プリンタ側
は８ビットの該データをバッファメモリ４に取り込むと
アクノリッジ信号１１を本体側へ送り返す。本体側はア
クノリッジ信号１１を受取ると、次のデータ１０とスト
ロ−ブ信号９を同時にプリンタ側へ送出する。プリンタ
側は、再びデータをバッファメモリ４に格納すると再び
アクノリッジ信号１１を本体側へ返し、次のデータを要
求する。 以下、この一連の動作は、一列分のバッファメモリ４の
最終までくり返され、完了する。 また、これ以外のケースとして、本体側よりキャリッジ
リターンに対応するアスキーコードの“ＯＤ”が送られ
てくるまで、プリンタ側はバッファメモリ４に印字デー
タを取り込む。（キャリッジリターン以降は、バッファ
メモリ４にデータは取込まない。） 上記の２つのケースで、プリンタ側は印字に必要な一列
分のデータは送られたと判断し、その列の印字を開始す
る。 この場合、バッファメモり４に一列分のデータがすべて
あるケースは問題ないが、途中でキャリッジリターンが
来たケースはキャリッジリターン以降は次のデータが取
り込まれないので印字は不要であるが、初期設定が行な
われていない（すなわち“２０”コードが入っていない
）と、メモリ４の中に、以前より入っている任意のデー
タに対応する文字をキャラクタジェネレ−タ５より取り
出し印字することが問題である。これを防止するため、
初期設定時にコード“２０”をメモリ４に格納する。 第３図の実施例において、ＣＰＵ１は初期設定としてバ
ッファメモリ４をクリアするために、アスキーコード“
２０”すべての番地に入れ、かつラッチ回路６をクリア
する。 次にマルチプレクサ２２をテキストモード側に切換えた
後、本体側より送られてくるデータ１０とストローブ信
号９とプリンタ側より送出するアクノリッジ信号１１を
利用し、一列分のアスキーデータをラッチ回路３を介し
、メモリ４に格納する。 先に述べた様にＣＰＵはメモり４の印字データが横一列
の数以上となった場合またはアスキーコードのキャリッ
ジリターンに対応する“ＯＤ”のコードが本体側から送
られて来た場合はプリンタ側はテキストモードの一列の
情報は送られたものと判断し、コントロール回路２を用
いマルチプレクサ２２をグラフィックモード側に切換え
る。 グラフィックモードになると、テキストモードのデータ
の授受と同様にＣＰＵは本体側より８ビット単位のデー
タ信号１０に分割して送られてくる１ライン分の印字情
報とストローブ信号９を受けとり、プリンタ側より本体
側へ返すアクノリッジ信号１１を返す。上記の作業をく
り返し、ＣＰＵ１ライン分のデータをラッチ回路２１へ
取り込む。一方メモリ４に保存してあるテキストモード
のデータのうち、グラフィックモードのラッチ回路２１
に対応する情報をＣＰＵ１がキャラクタジェネレータ５
より取り出し、２３の加算回路に加える。 加算回路２３は両者の論理和を出力し、ラッチ回路６に
供給し、ヘッド８を介して印字する。 次にＣＰＵは本体側より次のグラフィックデータを取込
み上述した一連の作業をテキストモードの一列に対応す
るラインの数までくり返す。 次にＣＰＵ１は再びコントロール回路２を用いマルチプ
レクサ２２をテキストモード側に切換え、二列目のテキ
ストモードのデータを本体側より取込み、上述の動作を
くり返し、混合モードでも完全に印字できる。 第３図の実施例において、テキストモードはテキストの
情報のみが送られて来て、グラフィックモードの時はグ
ラフィックの情報のみが送られてくるので、プリンタ側
はマルチプレクサ２２を切換えず、その時のモードに固
定し、本体側より送られて来るデータをそのまま印字す
れば良い。 どのモードで送るかは本体側よりプリンタ側へ最初に指
示するものとする。 〔発明の効果〕 以上述べた様に本発明を実施した場合、従来のプリンタ
回路に簡単な回路を付加することにより、テキストモー
ド、グラフィックモード、テキストとグラフィックの混
在モードの各モードに対応出来るので、プリンタ回路の
コスト上昇分も小さく、かつ大幅な性能アップが期待で
きる。
第１図は従来のプリンタ回路構成の一例を示すブロック
図、第２図はテキストモードの画面とグラフィックモー
ドの画面が混在するモードの画面を示す説明図、第３図
は本発明の一実施例を示す回路構成図である。 １・・・システムソフトとワーキング用ＲＡＭを内蔵し
た１チップＣＰＵ、 ２・・・コントロール回路部、 ４・・・テキスト用メモリ、 ５・・・キャラクタジェネレータ、 ２２・・・マルチプレクサ、 ２１・・・グラフィック用バッファ、 ２３・・・加算回路部、 ８・・・印字用ヘッド部。
図、第２図はテキストモードの画面とグラフィックモー
ドの画面が混在するモードの画面を示す説明図、第３図
は本発明の一実施例を示す回路構成図である。 １・・・システムソフトとワーキング用ＲＡＭを内蔵し
た１チップＣＰＵ、 ２・・・コントロール回路部、 ４・・・テキスト用メモリ、 ５・・・キャラクタジェネレータ、 ２２・・・マルチプレクサ、 ２１・・・グラフィック用バッファ、 ２３・・・加算回路部、 ８・・・印字用ヘッド部。
Claims (1)
- グラフィック用データとテキスト用データを切換えるマ
ルチプレクサと、該テキスト用のデ一タを保存する手段
と該テキスト情報の文字を発生する手段と該グラフィッ
ク情報を保存しておく手段と該文字発生手段よりの出力
情報と該グラフィック情報とを加算する手段からなるプ
リンタ回路において、該マルチプレクサにより本体側よ
り送られる印字情報を該グラフィック情報と該テキスト
情報に分けそれぞれ別の保存手段に取り込み、該テキス
ト情報に対応した文字や符号を文字発生手段より発生し
、該グラフィック情報と該加算手段により加算し、その
出力を印字情報としていることを特徴とするプリンタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58044104A JPS59171256A (ja) | 1983-03-18 | 1983-03-18 | プリンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58044104A JPS59171256A (ja) | 1983-03-18 | 1983-03-18 | プリンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59171256A true JPS59171256A (ja) | 1984-09-27 |
Family
ID=12682301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58044104A Pending JPS59171256A (ja) | 1983-03-18 | 1983-03-18 | プリンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171256A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60159929A (ja) * | 1984-01-31 | 1985-08-21 | Toshiba Corp | プリンタ制御装置 |
| JPS6322671A (ja) * | 1986-06-02 | 1988-01-30 | Casio Comput Co Ltd | 印字装置 |
| JPH03256758A (ja) * | 1990-03-07 | 1991-11-15 | Nec Off Syst Ltd | 印刷制御装置 |
| US5243691A (en) * | 1986-06-18 | 1993-09-07 | Hitachi, Ltd. | System for printing documents |
-
1983
- 1983-03-18 JP JP58044104A patent/JPS59171256A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60159929A (ja) * | 1984-01-31 | 1985-08-21 | Toshiba Corp | プリンタ制御装置 |
| JPH0311275B2 (ja) * | 1984-01-31 | 1991-02-15 | Tokyo Shibaura Electric Co | |
| JPS6322671A (ja) * | 1986-06-02 | 1988-01-30 | Casio Comput Co Ltd | 印字装置 |
| US5243691A (en) * | 1986-06-18 | 1993-09-07 | Hitachi, Ltd. | System for printing documents |
| JPH03256758A (ja) * | 1990-03-07 | 1991-11-15 | Nec Off Syst Ltd | 印刷制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280585A (en) | Device sharing system using PCL macros | |
| US5631637A (en) | Output method for dot data and apparatus therefor | |
| EP0480593A2 (en) | PCL vertical graphics scaling using macros | |
| US6961141B2 (en) | Method and electronic apparatus for formatting and serving inkjet image data | |
| JPS59171256A (ja) | プリンタ回路 | |
| JPH0673972B2 (ja) | レ−ザプリンタ制御装置 | |
| JP2859035B2 (ja) | 印刷装置 | |
| JP2607502B2 (ja) | フアクシミリインターフエース装置 | |
| JP2647374B2 (ja) | 出力インタフエース装置 | |
| KR100200690B1 (ko) | 프린터의 공데이터 처리방법 | |
| KR930000995B1 (ko) | 그래픽 처리장치 | |
| JPH09265367A (ja) | プリンタ制御装置およびプリンタ制御方法 | |
| JPS617771A (ja) | イメ−ジデ−タ受信伸張制御方式 | |
| JP2613302B2 (ja) | 縮小印字装置 | |
| JPS5959459A (ja) | プリンタの逆順印字方式 | |
| JPH11179975A (ja) | カラープリンタ制御装置 | |
| JPS6361287A (ja) | ビデオ信号生成回路 | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JPS60110033A (ja) | 表示印刷装置 | |
| JPH05318845A (ja) | 印字装置 | |
| JPH0247782A (ja) | 画像信号処理装置 | |
| JPH0330978A (ja) | プリンタ | |
| JPH0439434B2 (ja) | ||
| JPS5818741A (ja) | 端末装置 | |
| JPH04351568A (ja) | 高速画像処理機能を持つプリンタの制御回路 |