JPS59167014A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS59167014A JPS59167014A JP4120583A JP4120583A JPS59167014A JP S59167014 A JPS59167014 A JP S59167014A JP 4120583 A JP4120583 A JP 4120583A JP 4120583 A JP4120583 A JP 4120583A JP S59167014 A JPS59167014 A JP S59167014A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aperture
- oxygen
- epitaxial
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製法に関する。
背景技術とその問題点
本出願人は先に選択エピタキシャル成長技術を用いて高
密度化を可能にした大規模集積回路（ＬＳＩ）を提案し
た。この集積回路は、半導体基体例えばシリコン半導体
基体の一生面に５ｉＣｈ等の絶縁層を形成し、この絶縁
層に例えばホトエツチング等によって所要の開口部を形
成して後、ＳｉＬ ＋ ＩＩｃＩ系又は５ｉＨ２Ｃｈ
＋ ＨＣＩ系ガスを用いて開口部内にのみ選択的にエピ
タキシャル層を成長し、かかるエピタキシャル層に所望
の素子（バイポーラトランジスタ、電界効果トランジス
タ。
密度化を可能にした大規模集積回路（ＬＳＩ）を提案し
た。この集積回路は、半導体基体例えばシリコン半導体
基体の一生面に５ｉＣｈ等の絶縁層を形成し、この絶縁
層に例えばホトエツチング等によって所要の開口部を形
成して後、ＳｉＬ ＋ ＩＩｃＩ系又は５ｉＨ２Ｃｈ
＋ ＨＣＩ系ガスを用いて開口部内にのみ選択的にエピ
タキシャル層を成長し、かかるエピタキシャル層に所望
の素子（バイポーラトランジスタ、電界効果トランジス
タ。
その他等）を形成して成るものである。これによれば、
微小素子の形成ができ、且つ素子間の絶縁分離中も微小
となるものであり、大規模集積回路の高密度化ができる
。
微小素子の形成ができ、且つ素子間の絶縁分離中も微小
となるものであり、大規模集積回路の高密度化ができる
。
ここで、ＳｉＨ４＋ ＨＣｌ系又は５ｉＨ２Ｃ］２ ＋
ＨＣｌ系による選択エピタキシャル成長の場合、シリ
コン基体の面方位の依存性があるために、シリコン半導
体基体としては、特に（１００）面の０°の面（所謂（
１００）面の０°ｏｆｆ）を主面とした基体を用いるも
のである。理由は次の通りである。
ＨＣｌ系による選択エピタキシャル成長の場合、シリ
コン基体の面方位の依存性があるために、シリコン半導
体基体としては、特に（１００）面の０°の面（所謂（
１００）面の０°ｏｆｆ）を主面とした基体を用いるも
のである。理由は次の通りである。
通當、ＳｉＨ＋又は５ｉＨ２Ｃｈの熱分解によるエピタ
キシャル成長法では５ｉＣｈ層が在る部分には多結晶シ
リコンが成長する。一方、５ｉｌ１４又は５ｉＨ２ＣＩ
２によるエピタキシャル成長時に、ＩＩｃＩを同時に流
すとエツチングと成長の競争反応となり、多結晶シリコ
ンの方が単結晶シリコンよりエツチング速度が早いため
に５ｉ０２層上には何も成長せず、シリ・コン基体の面
上にのみエピタキシャル層が成長ずずれに依存性がある
。第１図に示すように主面（１ａ）が（１００）面に対
して３°他いた面（所謂（１００）面３°ｏｆｆ ）の
シリコン基体１１）上に開口部（２）を有する５３０２
層（３）を形成して一上述の選択エピタキシャル成長を
行うと、元の主面（１ａ）と平行な面（４ａ）と、（１
００）面の０゛の面（４ｂ）が共存するエピタキシャル
層（４）が成長１−る。これに対して、第２図にポずよ
うに主面（１ａ）が（１００）面の０°の面のシリコン
基体（１）を用いれば、選択的に成長したエピタキシャ
ル層（４）はその端が５ｔ０２層の端から垂直に立ち上
っており、良好な形状となる。
キシャル成長法では５ｉＣｈ層が在る部分には多結晶シ
リコンが成長する。一方、５ｉｌ１４又は５ｉＨ２ＣＩ
２によるエピタキシャル成長時に、ＩＩｃＩを同時に流
すとエツチングと成長の競争反応となり、多結晶シリコ
ンの方が単結晶シリコンよりエツチング速度が早いため
に５ｉ０２層上には何も成長せず、シリ・コン基体の面
上にのみエピタキシャル層が成長ずずれに依存性がある
。第１図に示すように主面（１ａ）が（１００）面に対
して３°他いた面（所謂（１００）面３°ｏｆｆ ）の
シリコン基体１１）上に開口部（２）を有する５３０２
層（３）を形成して一上述の選択エピタキシャル成長を
行うと、元の主面（１ａ）と平行な面（４ａ）と、（１
００）面の０゛の面（４ｂ）が共存するエピタキシャル
層（４）が成長１−る。これに対して、第２図にポずよ
うに主面（１ａ）が（１００）面の０°の面のシリコン
基体（１）を用いれば、選択的に成長したエピタキシャ
ル層（４）はその端が５ｔ０２層の端から垂直に立ち上
っており、良好な形状となる。
ところで、上述した選択エピタキシャル成長においては
、第３図に示すように５ｉ０２層（３）の上部のみなら
ず、開口部（２）内の側面にもエピタキシャル層が成長
しないために、エピタキシャル層（４）の端部の形状が
傾きをもって成長し、すき間（５）が発生してしまう。
、第３図に示すように５ｉ０２層（３）の上部のみなら
ず、開口部（２）内の側面にもエピタキシャル層が成長
しないために、エピタキシャル層（４）の端部の形状が
傾きをもって成長し、すき間（５）が発生してしまう。
このすき間（５）での角度θは４５°からそれ以上の値
をとることもある。
をとることもある。
発明の目的
本発明は上述の点を改善してすき間なく選択エピタキシ
ャル層を成長させて良好な高密度半導体装置を得るよう
にした半導体装置の製法を提供するものである。
ャル層を成長させて良好な高密度半導体装置を得るよう
にした半導体装置の製法を提供するものである。
発明の概要
本発明は、半導体基体の一生面上に酸素を含有する半導
体層を少くともその開口の周辺部に有するマスク層を形
成し、気相成長により開口部に選択的にエピタキシャル
層を形成し、このエピタキシャル層に素子を形成するよ
うになす。この発明では、マスク層の開口部にすき間な
く選択的にエピタキシャル層が成長され、エピタキシャ
ル層の端部の形状が改善される。
体層を少くともその開口の周辺部に有するマスク層を形
成し、気相成長により開口部に選択的にエピタキシャル
層を形成し、このエピタキシャル層に素子を形成するよ
うになす。この発明では、マスク層の開口部にすき間な
く選択的にエピタキシャル層が成長され、エピタキシャ
ル層の端部の形状が改善される。
実施例
以下、図面を用いて本発明の実施例について説明する。
第４図は本発明の一例を示す。先づ、第４図Ａにボずよ
うに、半導体基体例えばシリコン半導体基体（１）の主
面上に酸素を含有する多結晶シリコンＪ−又は非晶質シ
リコン層（１１）を被着形成する。
うに、半導体基体例えばシリコン半導体基体（１）の主
面上に酸素を含有する多結晶シリコンＪ−又は非晶質シ
リコン層（１１）を被着形成する。
この酸素含有のシリコン層（ＩＪ）は５ｉｌ１４＋ Ｎ
２０ガスを用い゛ζ形成する。ごのときの酸素濃度ば２
０〜３０ａｔｍ％程度が通している。シリコン層（１１
）の厚さは爾後形成すべき素子構造によって選び得る。
２０ガスを用い゛ζ形成する。ごのときの酸素濃度ば２
０〜３０ａｔｍ％程度が通している。シリコン層（１１
）の厚さは爾後形成すべき素子構造によって選び得る。
このシリコン層（１１）は熱ストレスが小さいので厚さ
を大きくすることができる。
を大きくすることができる。
次で酸素含有のシリコンＭ（１１）のチー、面を熱酸化
して、表面のみをＳ ｉ’（ｈ層（１２）にする。
して、表面のみをＳ ｉ’（ｈ層（１２）にする。
次に、第４図Ｂに示すようにＳｉ０２ｍｔ （１２）及
び酸素含有のシリコン層（１１）をパターニングして所
要の開口部（１３）を形成する。ごの５ｉ０２Ｊ四（１
２）と酸素含有のシリコン層（１１）によってマスク屓
即ち所謂絶縁分離層（１４）が構成される６次に、第４
１ｇＩ Ｃに示すように例えばＳｉｌ＋＜÷ＨＣＩ系又
は５ｉＨ２ＣＩ２ ＋ ＩＩｃＩ系のガスによる選択エ
ピタキシャル成長技術を用いて開口部（１３）内にのみ
選択的にエピタキシャル層（４）を成長する。そし°ζ
、このエピタキシャル層（４）に所要の素子（バイポー
ラトランジスタ、電界効果トランジスタ、その他等）を
形成する。
び酸素含有のシリコン層（１１）をパターニングして所
要の開口部（１３）を形成する。ごの５ｉ０２Ｊ四（１
２）と酸素含有のシリコン層（１１）によってマスク屓
即ち所謂絶縁分離層（１４）が構成される６次に、第４
１ｇＩ Ｃに示すように例えばＳｉｌ＋＜÷ＨＣＩ系又
は５ｉＨ２ＣＩ２ ＋ ＩＩｃＩ系のガスによる選択エ
ピタキシャル成長技術を用いて開口部（１３）内にのみ
選択的にエピタキシャル層（４）を成長する。そし°ζ
、このエピタキシャル層（４）に所要の素子（バイポー
ラトランジスタ、電界効果トランジスタ、その他等）を
形成する。
この製法では、マスクＪ！（１４）が生として酸素含有
の多結晶シリコン層又は非晶質シリコン層（１１）で形
成されているので、開口部、（１３）内に選択エピタキ
シャル層（４）を成長させるとき、酸素含有のシリコン
層（１１）の内側面からもエピタキシャル層（多結晶シ
リコンであるが）が成長する。
の多結晶シリコン層又は非晶質シリコン層（１１）で形
成されているので、開口部、（１３）内に選択エピタキ
シャル層（４）を成長させるとき、酸素含有のシリコン
層（１１）の内側面からもエピタキシャル層（多結晶シ
リコンであるが）が成長する。
従って第４図Ｃに示す如く開口部（１３）内において開
口の内側面との間にすき間を生ずることなく良好εこ選
択エピタキシャル層（４）を形成できる。なお、表面の
５ｔ０２層（１２）と酸素含有のシリコン層（１１）と
の界面よりは傾斜したエピタキシャル層が形成されるが
、これは極めてわずがであり、且つその角度θも２０゛
以下に抑えられる。また、酸素含有の多結晶シリコン層
又は非晶質シリコン層（１１）は抵抗が高いので絶縁分
ＲＮとして充分に使用できるものである。
口の内側面との間にすき間を生ずることなく良好εこ選
択エピタキシャル層（４）を形成できる。なお、表面の
５ｔ０２層（１２）と酸素含有のシリコン層（１１）と
の界面よりは傾斜したエピタキシャル層が形成されるが
、これは極めてわずがであり、且つその角度θも２０゛
以下に抑えられる。また、酸素含有の多結晶シリコン層
又は非晶質シリコン層（１１）は抵抗が高いので絶縁分
ＲＮとして充分に使用できるものである。
酸素含有のシリコン層（１１）は前述したように５ｉｎ
２に比して熱ストレスが小さいので素子構造によっては
＋ｙ＜形成することも出来、有利である。
２に比して熱ストレスが小さいので素子構造によっては
＋ｙ＜形成することも出来、有利である。
面、マスク層（１４）としては、酸素含有のシリ二１ン
）ｆ４（１１） Ｓｉ０２層（１２）の構造の他、例
えば第５図に示すようにシリコン半導体基体（１）と酸
素含有のシリコン）ｒｉＩ（１１）間に、界面特性をよ
くするため５ｔ０２映又はＳｉ３Ｎ＋股等の絶縁膜（１
５）を介在させた構成とすることもできる。また、第４
図において酸素含有のシリコンＦｔ５（１１）上のＳｉ
０２層（１２）をＳｉ３Ｎ４層に変えるごともできる。
）ｆ４（１１） Ｓｉ０２層（１２）の構造の他、例
えば第５図に示すようにシリコン半導体基体（１）と酸
素含有のシリコン）ｒｉＩ（１１）間に、界面特性をよ
くするため５ｔ０２映又はＳｉ３Ｎ＋股等の絶縁膜（１
５）を介在させた構成とすることもできる。また、第４
図において酸素含有のシリコンＦｔ５（１１）上のＳｉ
０２層（１２）をＳｉ３Ｎ４層に変えるごともできる。
また、酸素含有のシリコンＩｔｔｆ（１１）は全面に形
成する代りに、第６図に示ずように５ｉＣｈｌ舗（１６
）を形成し、その開口部に臨む側面部ら周辺部のみに上
記酸素含有のシリコン層（１１）を形成してもよく、こ
の場合もエピタキシャル層（４）に関して第４図と同様
の効果が得られる。
成する代りに、第６図に示ずように５ｉＣｈｌ舗（１６
）を形成し、その開口部に臨む側面部ら周辺部のみに上
記酸素含有のシリコン層（１１）を形成してもよく、こ
の場合もエピタキシャル層（４）に関して第４図と同様
の効果が得られる。
さらに、マスク１ｍ（１４）としては、第７図に示すよ
うにシリコン基体＋１）上に直接被着した酸素含有のシ
リコン層（１１）上（又はこのシリコン層（１１）上の
Ｓｉ０２層（１２）上）にＳｉ３Ｎ４膜（１７）を被着
した構成とすることもできる。この構造の場合にはシリ
コン基体（１）が例えばＰ形で且つ比抵抗が約２Ωａｍ
であっても、固定電萄によるＮ形反転が抑制できる。
うにシリコン基体＋１）上に直接被着した酸素含有のシ
リコン層（１１）上（又はこのシリコン層（１１）上の
Ｓｉ０２層（１２）上）にＳｉ３Ｎ４膜（１７）を被着
した構成とすることもできる。この構造の場合にはシリ
コン基体（１）が例えばＰ形で且つ比抵抗が約２Ωａｍ
であっても、固定電萄によるＮ形反転が抑制できる。
また、シリコン基体−酸素含有のシリコン層−３ｉＣｈ
屓又は５ｉＪ４層の構造の場合には寄生ｖｔｈを上げる
こともできる。
屓又は５ｉＪ４層の構造の場合には寄生ｖｔｈを上げる
こともできる。
発明の効果
上述せるように本発明によれば、選択エピタキシャル成
長を行う際のマスク層として、少くともその開口の周辺
部に酸素を含有する半導体層を形成したマスク層を用い
るので、選択エピタキシャルｊ−の形状が格段に改善さ
れる。そして、この選択エピタキシャル層に所望の素子
を形成するので、超微細な素子が得られ、また素子間の
絶縁分離もマスク層によって微細１１１で済むので、信
頼性の高い超商密度の半導体装置が得られる。
長を行う際のマスク層として、少くともその開口の周辺
部に酸素を含有する半導体層を形成したマスク層を用い
るので、選択エピタキシャルｊ−の形状が格段に改善さ
れる。そして、この選択エピタキシャル層に所望の素子
を形成するので、超微細な素子が得られ、また素子間の
絶縁分離もマスク層によって微細１１１で済むので、信
頼性の高い超商密度の半導体装置が得られる。
第１図乃至第３図は本発明の説明に供する選択エピタキ
シャル層の断面図、第４１３＜ＩＡ〜Ｃは本発明による
半導体装置の製法の一例を示す工程順の断面図、第５図
乃至第７図は夫々本発明のマスク層の他の例を示す断面
図である。 （１ンは半導体基体、（４ンはエピタキシャル層、（１
１）は酸素含有の半導体層、（１２）は５ｉ０２Ｎ、（
１４）はマスク層である。 第４図
シャル層の断面図、第４１３＜ＩＡ〜Ｃは本発明による
半導体装置の製法の一例を示す工程順の断面図、第５図
乃至第７図は夫々本発明のマスク層の他の例を示す断面
図である。 （１ンは半導体基体、（４ンはエピタキシャル層、（１
１）は酸素含有の半導体層、（１２）は５ｉ０２Ｎ、（
１４）はマスク層である。 第４図
Claims (1)
- 半導体基体の一生面上に酸素を含有する半導体層を少く
ともその開口の周辺部に有するマスク層を形成する工程
と、気相成長により該開口部に選択的にエピタキシャル
層を形成する工程と、該エピタキシャル層に素子を形成
する工程とを有して成る半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120583A JPS59167014A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120583A JPS59167014A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59167014A true JPS59167014A (ja) | 1984-09-20 |
Family
ID=12601906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4120583A Pending JPS59167014A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
-
1983
- 1983-03-11 JP JP4120583A patent/JPS59167014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04137723A (ja) | 半導体積層基板の製造方法 | |
| JPS59167014A (ja) | 半導体装置の製法 | |
| US5341000A (en) | Thin silicon carbide layer on an insulating layer | |
| JPS60144949A (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS59167028A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH0470771B2 (ja) | ||
| JP2707641B2 (ja) | 半導体装置 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPS6194367A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02119123A (ja) | 半導体装置の製造方法 | |
| JPS5819130B2 (ja) | 半導体装置の製造方法 | |
| JPS5868963A (ja) | 半導体装置 | |
| JP2010109358A (ja) | 半導体デバイス用基板、半導体デバイス装置、設計システム、製造方法、および設計方法 | |
| JPH036856A (ja) | 絶縁ゲート型半導体装置及びその形成方法 | |
| JPS605544A (ja) | 多層配線間絶縁用コンタクトホ−ルの製造方法 | |
| JPS6022828B2 (ja) | 半導体装置の製造方法 | |
| JPH0332232B2 (ja) | ||
| JPS60193358A (ja) | 半導体装置の製造方法 | |
| JPS6022829B2 (ja) | 半導体装置の製造方法 | |
| JPH02161729A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS6030150A (ja) | 半導体装置の製造方法 | |
| JPS62265764A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 |