JPS59145571A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59145571A JPS59145571A JP2013283A JP2013283A JPS59145571A JP S59145571 A JPS59145571 A JP S59145571A JP 2013283 A JP2013283 A JP 2013283A JP 2013283 A JP2013283 A JP 2013283A JP S59145571 A JPS59145571 A JP S59145571A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- single crystal
- silicon oxide
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 238000005546 reactive sputtering Methods 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007127 saponification reaction Methods 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置の製造方法にかかり、特にコレクタ
電析の＊ｂ出し方法に関し、高性能のバイポーラ型半導
体装置の製造方法に関するものである。
電析の＊ｂ出し方法に関し、高性能のバイポーラ型半導
体装置の製造方法に関するものである。
従来のバイポーラ型半導体装置の製造方法は、第１図（
ａ）〜（Ｃ）に示すように、Ｐ型基板１に埋込コレクタ
領域２を形成した後Ｎ型エピタキシャル層３を成長させ
、マスク用のシリコン酸化物側４を形成する。次に第１
図（ｂ）に示すように絶縁分離の為にＰ型不純物を導入
しＰＰ分離領域５を形成する。またコレクタコンタクト
部にＮ型不純物をディープコレクタ拡散を行う。次に第
１１”？１（ｃ）に示すようにベース領域７、エミッタ
領域８を形成し、各領紗にコンタクト窓９を開口し電極
配線１０．１１゜１２を形成すればバイポーラトランジ
スタは完成する。
ａ）〜（Ｃ）に示すように、Ｐ型基板１に埋込コレクタ
領域２を形成した後Ｎ型エピタキシャル層３を成長させ
、マスク用のシリコン酸化物側４を形成する。次に第１
図（ｂ）に示すように絶縁分離の為にＰ型不純物を導入
しＰＰ分離領域５を形成する。またコレクタコンタクト
部にＮ型不純物をディープコレクタ拡散を行う。次に第
１１”？１（ｃ）に示すようにベース領域７、エミッタ
領域８を形成し、各領紗にコンタクト窓９を開口し電極
配線１０．１１゜１２を形成すればバイポーラトランジ
スタは完成する。
しかしながら前記方法による素子形成においては、絶縁
分離領域５及びディープコレクタ領域６が広い面積をし
め、素子を小さく出来ないという欠点があった。
分離領域５及びディープコレクタ領域６が広い面積をし
め、素子を小さく出来ないという欠点があった。
本発明は上記欠点を除き小涜で高性能なパイボ−ラ型半
導体装置の製造方法を提供するにある。
導体装置の製造方法を提供するにある。
゛〔発明の構成〕
本発明は、バイポーラ型半導体装置において埋込コレク
タ領域を形成した後肢領域のシリコン旅出面にセルファ
ラインで単結晶領域を形成する工程と、該単結晶領域を
基板にほぼ垂直にエツチングする工程と、コレクタコン
タクト窓を開口する工程と、多結晶シリコン膜によシコ
レクク引き出し電極を形成する工程とを含むことを心機
とする半導体装置の製造方法にある。
タ領域を形成した後肢領域のシリコン旅出面にセルファ
ラインで単結晶領域を形成する工程と、該単結晶領域を
基板にほぼ垂直にエツチングする工程と、コレクタコン
タクト窓を開口する工程と、多結晶シリコン膜によシコ
レクク引き出し電極を形成する工程とを含むことを心機
とする半導体装置の製造方法にある。
以下本発明を￥雄側に基き詳細に説明する。
第２図（ａ）〜Ｑ）は本発明の一実施例による半導体装
置の製造方法を説明するための工程順断面図を示す。
置の製造方法を説明するための工程順断面図を示す。
まずＰ型半導体基板２１に公知の方法で埋込コレクタ層
２２を形成した後、埋込不純物の耐拡散マスクとして用
いたシリコン酸化膜２３を残したまま四塩化シリコンを
ソースとしてエピタル成長を行う。この時条件を適尚に
選ぶことにょシシリコン面上のみに単結晶層２４を成長
させるととができる（第２図（ａ））。
２２を形成した後、埋込不純物の耐拡散マスクとして用
いたシリコン酸化膜２３を残したまま四塩化シリコンを
ソースとしてエピタル成長を行う。この時条件を適尚に
選ぶことにょシシリコン面上のみに単結晶層２４を成長
させるととができる（第２図（ａ））。
壕だ仮にシリコン酸化股上にポリシリコン層が形成され
てもエツチングレートが！−−るので、第２図（ａ）の
形状は容易に得ることができる。またエピタキシャル層
が薄ければ異方性エツチングも応用できる。
てもエツチングレートが！−−るので、第２図（ａ）の
形状は容易に得ることができる。またエピタキシャル層
が薄ければ異方性エツチングも応用できる。
次に基板全面にフォトレジスト２５と冷血し、しかる後
反応件スパソクエツアングを行う（第２図（ｂ））。
反応件スパソクエツアングを行う（第２図（ｂ））。
この時フォトレジスト〜２５は単結晶領域の側面では薄
いためこの部分は多くエツチングされ、エツチング後フ
ォトレジスト層を除去すｔｌは１ｉｉｉｊ面が基板にほ
ぼ垂直な形と々る（第２図（Ｃ））。
いためこの部分は多くエツチングされ、エツチング後フ
ォトレジスト層を除去すｔｌは１ｉｉｉｊ面が基板にほ
ぼ垂直な形と々る（第２図（Ｃ））。
次に前記基板を酸化し、学結晶領域の１ｉｉｉｊ ５Ｂ
に２ｏｏｏＡ程度のシリコン酸化膜２６を形成させる。
に２ｏｏｏＡ程度のシリコン酸化膜２６を形成させる。
しかるのち該基板をスバツタエツグングすることにより
、コレクタコンタクト窓２７を開口する（第２図（ｄ）
）。
、コレクタコンタクト窓２７を開口する（第２図（ｄ）
）。
次に前記基板にポリシリコン膜を気相成長法によシ被着
し、しかる後Ｎ型不純物を導入する。また必要があれば
高融点金属を被着してもよい。次いで前記ポリシリコン
層を公知の写真食刻法にょシバターニングする（第２図
（ｅ））。
し、しかる後Ｎ型不純物を導入する。また必要があれば
高融点金属を被着してもよい。次いで前記ポリシリコン
層を公知の写真食刻法にょシバターニングする（第２図
（ｅ））。
次にシリコン酸化膜２９を気相成長法により前記基板全
ｍｊＫ杆着し、しかる後公知のフォトレジストを使用し
よ平坦化法にょシ基板表面を平坦化する（第２図（ｆ）
）。
ｍｊＫ杆着し、しかる後公知のフォトレジストを使用し
よ平坦化法にょシ基板表面を平坦化する（第２図（ｆ）
）。
次に通常の方法によシベース領域３０．エミッタ領域３
１を形成し、次いでエミッタ、ベース、コレクタ領域に
コンタクト窓３２を１子１１０、次いでエミッタ、ベー
ス、コレクタ配線３３，３４．３５を形成すると、改良
されたバイポーラトランジスタが代られる。
１を形成し、次いでエミッタ、ベース、コレクタ領域に
コンタクト窓３２を１子１１０、次いでエミッタ、ベー
ス、コレクタ配線３３，３４．３５を形成すると、改良
されたバイポーラトランジスタが代られる。
以上討明した様に、本発明Ｖこよれば、コレクタコンタ
クトを埋込コレクタから直接取シ出す、）め素子寸法は
小さく々シ、又事タミ上絶縁分肉１１ｖ１域内をコレク
タ電極が逆ることになり、股引上の自由度も向上し、よ
シ高性能のバイポーラトランジスタが得られる。
クトを埋込コレクタから直接取シ出す、）め素子寸法は
小さく々シ、又事タミ上絶縁分肉１１ｖ１域内をコレク
タ電極が逆ることになり、股引上の自由度も向上し、よ
シ高性能のバイポーラトランジスタが得られる。
第１図（ａ）〜（Ｃ）は従来のバイポーラ型トランジス
タの製造方法訃明のための工程１１ト断面図、第２図（
ａ）〜（ｇ）は不発９１の一実施例による半導体装置゛
の製造方法を説明するだめの工程順断面図である。 ｌ・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ
３ＨＨ込コレクタ層、３・・・・・・Ｎ型エピタキシ
ャル１し、４・・・・・・シリコン酸化膜、５・・・・
・・分Ｍ［拡散領域、６・・・・・・ディープコレクタ
領域、７・・・・・・ベース領域、８・・・・・・工わ
ツノ領域、９・・・・・・コンタクト窓、１０・・・・
・・エミッタ電極、１１・・・・・・ベース電極、１２
・・・・・・コレクタ電極、２１・・・・・・Ｐ型シリ
コン基板、２２・・・・・・Ｎ＋埋込コレクク層、２：
３・・・・・・シリコン鹸化値、２４・・・・・・Ｎ型
単結晶シリコン層、２５・・・・・・フォトレジスト、
２６・・・・・・シリコン酸化膜、２７・・・・・・コ
レクタコンタクト窓、２８・・・・・・ポリシリコン膜
、２９・・・・・・シリコン酸化膜、３０・・・・・・
ベース領域、３１・・・・・・エミッタ領域、３２・・
・・・・コンタクト窓、３３・・・・・・エミッタ電極
、３４・・・・・・ベース電Ｔｈ、３５・・・・・・コ
レクタ市、極。 余／゛図 ＄ｚＩ￥Ｊ 第２ 閉
タの製造方法訃明のための工程１１ト断面図、第２図（
ａ）〜（ｇ）は不発９１の一実施例による半導体装置゛
の製造方法を説明するだめの工程順断面図である。 ｌ・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ
３ＨＨ込コレクタ層、３・・・・・・Ｎ型エピタキシ
ャル１し、４・・・・・・シリコン酸化膜、５・・・・
・・分Ｍ［拡散領域、６・・・・・・ディープコレクタ
領域、７・・・・・・ベース領域、８・・・・・・工わ
ツノ領域、９・・・・・・コンタクト窓、１０・・・・
・・エミッタ電極、１１・・・・・・ベース電極、１２
・・・・・・コレクタ電極、２１・・・・・・Ｐ型シリ
コン基板、２２・・・・・・Ｎ＋埋込コレクク層、２：
３・・・・・・シリコン鹸化値、２４・・・・・・Ｎ型
単結晶シリコン層、２５・・・・・・フォトレジスト、
２６・・・・・・シリコン酸化膜、２７・・・・・・コ
レクタコンタクト窓、２８・・・・・・ポリシリコン膜
、２９・・・・・・シリコン酸化膜、３０・・・・・・
ベース領域、３１・・・・・・エミッタ領域、３２・・
・・・・コンタクト窓、３３・・・・・・エミッタ電極
、３４・・・・・・ベース電Ｔｈ、３５・・・・・・コ
レクタ市、極。 余／゛図 ＄ｚＩ￥Ｊ 第２ 閉
Claims (1)
- バイポーラ型半導体装置において、埋込コレクタ領域を
形成した後肢領域のシリコン露出面にセルファラインで
却結晶領域を形成する工程と、該単結晶領域を基板にほ
ぼ垂直にエツチングする工程と、コレクタコンタクト窓
を開口する工程と、多結晶シリコンｐによシコレクタ引
き出し電極を形成する工程とを含むことを特をとする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013283A JPS59145571A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013283A JPS59145571A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59145571A true JPS59145571A (ja) | 1984-08-21 |
Family
ID=12018606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013283A Pending JPS59145571A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145571A (ja) |
-
1983
- 1983-02-09 JP JP2013283A patent/JPS59145571A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS5837949A (ja) | 集積回路装置 | |
| JPS5873156A (ja) | 半導体装置 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS59145571A (ja) | 半導体装置の製造方法 | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
| JPH0226061A (ja) | 半導体集積回路の製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPS59138367A (ja) | 半導体装置 | |
| KR930000325B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JPS6189669A (ja) | 半導体装置の製造方法 | |
| JP2606414B2 (ja) | 半導体装置の製造方法 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| KR850001439B1 (ko) | 에피택셜 성장기술에 의한 메사트랜지스터의 제작방법 | |
| JPS61274323A (ja) | 半導体装置の製造方法 | |
| JPH02133928A (ja) | 半導体装置の製造方法 | |
| JPH023268A (ja) | バイポーラ―ｃｍｏｓ素子の製造方法 | |
| JPH056896A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH054810B2 (ja) | ||
| JPH06338510A (ja) | 半導体装置の製造方法 | |
| JPH02203535A (ja) | 半導体装置の製造方法 | |
| JPH01261866A (ja) | 半導体装置およびその製造方法 |