JPH023268A - バイポーラ―ｃｍｏｓ素子の製造方法 - Google Patents
バイポーラ―ｃｍｏｓ素子の製造方法Info
- Publication number
- JPH023268A JPH023268A JP63332775A JP33277588A JPH023268A JP H023268 A JPH023268 A JP H023268A JP 63332775 A JP63332775 A JP 63332775A JP 33277588 A JP33277588 A JP 33277588A JP H023268 A JPH023268 A JP H023268A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- etching
- region
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052796 boron Inorganic materials 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 241000206672 Gelidium Species 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はハイ−シーモス（Ｂｉ−ＣＭＯ５）素子に係る
もので、詳しくは、同一な母材（半導体基板）上にトレ
ンチングの形成に依り、バイポーラ素子とシーモス（Ｃ
ＭＯ３）素子とを同時に製造し得るようにしたハイ−シ
ーモスの製造方法に関するものである。
もので、詳しくは、同一な母材（半導体基板）上にトレ
ンチングの形成に依り、バイポーラ素子とシーモス（Ｃ
ＭＯ３）素子とを同時に製造し得るようにしたハイ−シ
ーモスの製造方法に関するものである。
［従来の技術並びに発明が解決しようとする課題］従来
は、バイポーラ素子とシーモス素子とがそれぞれ別途に
製造され、該バイポーラ素子の一般の製造工程は第２図
（Ａｌ −（Ｇｌに、前記メモリ素子のシーモス素子の
一般製造工程は第３図（＾） −（Ｆｌにそれぞれ図示
されている。
は、バイポーラ素子とシーモス素子とがそれぞれ別途に
製造され、該バイポーラ素子の一般の製造工程は第２図
（Ａｌ −（Ｇｌに、前記メモリ素子のシーモス素子の
一般製造工程は第３図（＾） −（Ｆｌにそれぞれ図示
されている。
前記バイポーラ素子を製造するに於いて、先ず、第２図
（Ａ）に示したようにＰ型硅素基板（１）の表面にＳｉ
Ｏ□酸化物層（２）を形成し、該酸化物層（２）をエツ
チングしてＰ型硅素基板（１）の一定部位のみを露出さ
せる。次いで、第２図ｆｉｌに示したようにＰ型硅素基
板（１）の露出部分に高濃度のＮ型不純物を塗布し、そ
れを拡散させてコレクターの連続抵抗の減少のためのＮ
゛埋込層（３）を形成させる。その後、第２図（Ｃ）に
示したように前記酸化物層（２）を除去し、Ｎ型エピタ
キシャル層（４）を成長させた後、第２図（Ｄｌに示し
たように該エピタキシャル層（４）の表面に熱酸化膜（
５）を一定厚さに形成し、該熱酸化膜（５）をフォトエ
ンチングに依りエツチングし、そのエツチングされた部
分にＮ型不純物の燐（Ｐ）を塗布し、内部に拡散させて
分離領域（６）を形成させる。又、第２図（ε）に示し
たように前記熱酸化膜（５）をフォトエンチングに依り
エッチ、ングし、Ｐ型不純物を塗布して熱拡散に依りベ
ース領域（７）を形成する。次いで、第２図（Ｆｌに示
したように前記熱酸化膜（５）をエツチングし、燐酸化
膜を塗布して熱拡散に依りエミッタ領域（８）とコレク
ター領域（９）とを形成する。
（Ａ）に示したようにＰ型硅素基板（１）の表面にＳｉ
Ｏ□酸化物層（２）を形成し、該酸化物層（２）をエツ
チングしてＰ型硅素基板（１）の一定部位のみを露出さ
せる。次いで、第２図ｆｉｌに示したようにＰ型硅素基
板（１）の露出部分に高濃度のＮ型不純物を塗布し、そ
れを拡散させてコレクターの連続抵抗の減少のためのＮ
゛埋込層（３）を形成させる。その後、第２図（Ｃ）に
示したように前記酸化物層（２）を除去し、Ｎ型エピタ
キシャル層（４）を成長させた後、第２図（Ｄｌに示し
たように該エピタキシャル層（４）の表面に熱酸化膜（
５）を一定厚さに形成し、該熱酸化膜（５）をフォトエ
ンチングに依りエツチングし、そのエツチングされた部
分にＮ型不純物の燐（Ｐ）を塗布し、内部に拡散させて
分離領域（６）を形成させる。又、第２図（ε）に示し
たように前記熱酸化膜（５）をフォトエンチングに依り
エッチ、ングし、Ｐ型不純物を塗布して熱拡散に依りベ
ース領域（７）を形成する。次いで、第２図（Ｆｌに示
したように前記熱酸化膜（５）をエツチングし、燐酸化
膜を塗布して熱拡散に依りエミッタ領域（８）とコレク
ター領域（９）とを形成する。
以後、第２図（Ｇ）に示したように前記熱酸化膜（５）
を除去して金属酸化物層（１０）を形成し、該金属酸化
物層（１０）をフォトエツチングに依りエツチングして
金属電極窓を開き、該金属電極窓に金属を蒸着して前記
ベース領域（７）、エミッタ領域（８）、及びコレクタ
ー領域（９）から各電極端子（１１） 、 （１２）
、 （１３）を引出すことに依りバイポーラ素子の製造
が完了する。
を除去して金属酸化物層（１０）を形成し、該金属酸化
物層（１０）をフォトエツチングに依りエツチングして
金属電極窓を開き、該金属電極窓に金属を蒸着して前記
ベース領域（７）、エミッタ領域（８）、及びコレクタ
ー領域（９）から各電極端子（１１） 、 （１２）
、 （１３）を引出すことに依りバイポーラ素子の製造
が完了する。
そして、メモリ素子のシーモス素子を製造するに於いて
は、先ず、第３図（＾）に示したようにｎ型硅素基板（
２１）の表面に酸化物層（２２）を形成する。
は、先ず、第３図（＾）に示したようにｎ型硅素基板（
２１）の表面に酸化物層（２２）を形成する。
次いで、第３図（８１に示したようにマスキングとエツ
チング過程に依り前記酸化物層（２２）をエツチングし
、該エツチングされた部分を通ってＰ型不純物を拡散さ
せてＰ型井戸（Ｐ−Ｗｅｌｌ） （２３）を形成する。
チング過程に依り前記酸化物層（２２）をエツチングし
、該エツチングされた部分を通ってＰ型不純物を拡散さ
せてＰ型井戸（Ｐ−Ｗｅｌｌ） （２３）を形成する。
その後、第３図（Ｃ１に示したように、酸化物層（２２
）をエツチングし、硼素等のＰ型不純物を拡散させてＰ
チャネルのソース領域（２４）とドレーン領域（２５）
とを形成する。以後、第３図（Ｄ）に示したように前記
Ｐ型井戸（２３）内にＮ型不純物の燐を拡散させてｎチ
ャネルのソース領域（２６）とドレーン領域（２７）と
を形成し、次いで、第３図（［）に示したように酸化物
層（２２）を除去して酸化物層（２２）を再び形成し、
該酸化物層（２２）をエツチングしてゲート領域（２８
）を形成する。該ゲート領域（２８）内にしきい電圧を
強化するために硼素を充填させた後多結晶硅素（２９）
を溶着させる。その後、第３図（Ｆ）に示したように電
極窓を開き全表面にアルミニウムを蒸着させてマスキン
グとエツチングを行い、ソース、ドレーン及びゲート間
に連結された不必要な部分を除去することに依りシーモ
ス素子の製造が完了する。
）をエツチングし、硼素等のＰ型不純物を拡散させてＰ
チャネルのソース領域（２４）とドレーン領域（２５）
とを形成する。以後、第３図（Ｄ）に示したように前記
Ｐ型井戸（２３）内にＮ型不純物の燐を拡散させてｎチ
ャネルのソース領域（２６）とドレーン領域（２７）と
を形成し、次いで、第３図（［）に示したように酸化物
層（２２）を除去して酸化物層（２２）を再び形成し、
該酸化物層（２２）をエツチングしてゲート領域（２８
）を形成する。該ゲート領域（２８）内にしきい電圧を
強化するために硼素を充填させた後多結晶硅素（２９）
を溶着させる。その後、第３図（Ｆ）に示したように電
極窓を開き全表面にアルミニウムを蒸着させてマスキン
グとエツチングを行い、ソース、ドレーン及びゲート間
に連結された不必要な部分を除去することに依りシーモ
ス素子の製造が完了する。
併し、このような従来のバイポーラ素子並びにシーモス
素子の製造方法に於いては、バイポーラ及びシーモス素
子をそれぞれ別途に製造するようになっているため、バ
イポーラ素子とシーモス素子とが同時に要求される各種
の通信並び電子機器に適用する場合に、所要部品数が増
加して組立作業が煩雑になると共にコストが上昇する欠
点があった。
素子の製造方法に於いては、バイポーラ及びシーモス素
子をそれぞれ別途に製造するようになっているため、バ
イポーラ素子とシーモス素子とが同時に要求される各種
の通信並び電子機器に適用する場合に、所要部品数が増
加して組立作業が煩雑になると共にコストが上昇する欠
点があった。
それで、本発明の目的は同一の基板上にバイポーラ素子
とシーモス素子とを同時に製造することができるバイ−
シーモス（Ｂ ｉ −ＣＭＯ５）の製造方法を提供する
にある。
とシーモス素子とを同時に製造することができるバイ−
シーモス（Ｂ ｉ −ＣＭＯ５）の製造方法を提供する
にある。
すなわち、本発明に依れば、Ｐ型硅素基板の表面にＳｉ
Ｏ□の酸化物層を成長させ、該酸化物層をエツチングし
、Ｎ型不純物を拡散させてＮ“埋込層を形成し、前記酸
化物層を除去してから前記Ｐ型砂素基板上にＮ型エピタ
キシャル層を成長させ、該エピタキシャル層上に酸化物
層を成長させてエツチングした後硼素不純物を拡散させ
て分離領域を形成し、その酸化物層を再びエツチングし
てベース領域を形成すると共にエミッタ領域、コレクタ
ー領域、及びｎチャネルのドレーン領域を形成し、前記
酸化物層を除去し、前記ベース領域の中間部位とＮチャ
ネルのベース領域中間部位とをトレンチエツチングして
トレンチング溝を形成し、該トレンチング溝に多結晶硅
素を拡散させて該トレンチング溝周囲のエピタキシャル
層を反転した後再び酸化物層を成長させ、該酸化物層を
エツチングして電極窓を開き、アルミニウム等の金属を
蒸着してバイポーラ素子の電極端子とシーモス素子の電
極端子とを引出させる過程に依り成っている。
Ｏ□の酸化物層を成長させ、該酸化物層をエツチングし
、Ｎ型不純物を拡散させてＮ“埋込層を形成し、前記酸
化物層を除去してから前記Ｐ型砂素基板上にＮ型エピタ
キシャル層を成長させ、該エピタキシャル層上に酸化物
層を成長させてエツチングした後硼素不純物を拡散させ
て分離領域を形成し、その酸化物層を再びエツチングし
てベース領域を形成すると共にエミッタ領域、コレクタ
ー領域、及びｎチャネルのドレーン領域を形成し、前記
酸化物層を除去し、前記ベース領域の中間部位とＮチャ
ネルのベース領域中間部位とをトレンチエツチングして
トレンチング溝を形成し、該トレンチング溝に多結晶硅
素を拡散させて該トレンチング溝周囲のエピタキシャル
層を反転した後再び酸化物層を成長させ、該酸化物層を
エツチングして電極窓を開き、アルミニウム等の金属を
蒸着してバイポーラ素子の電極端子とシーモス素子の電
極端子とを引出させる過程に依り成っている。
［実施例］
以下、本発明に依る実施例に対し、図面を用いて詳細に
説明する。
説明する。
第１図（＾１−（Ｈ）は本発明のトレンチングに依るバ
イ−シーモス（ｂｉ−ＣＭＯ３）の製造工程図で、先ず
、第１図（＾）に示したようにＰ型硅素基板（３１）の
表面に５ｉ（ｈの酸化物層（３２）を成長させ、該酸化
物層（３２）をマスキングとエツチングに依り工・ンチ
ングする。次いで、第１図（８１に示したように、該酸
化物層（３２）のエツチングした部分を通ってＰ型硅素
基板（３１）の内部にＮ型不純物を拡散させてＮ゛埋込
層（３３）を形成する。その後、第１図（Ｃ１に示した
ように前記酸化物層（３２）を除去してＰ型硅素基板（
３１）上にＮ型エピタキシャル層（３４）を５μｍ以下
に成長させる。以後、第１図（ＤＪに示したようにＮ型
エピタキシャル層（３４）の表面全体に再び酸化物ＩＭ
（３５）を形成し、該酸化物層（３５）をマスキング
とエンチングに依りエツチングした後硼素不純物を拡散
させて多数個の分離領域（３６）を形成する。
イ−シーモス（ｂｉ−ＣＭＯ３）の製造工程図で、先ず
、第１図（＾）に示したようにＰ型硅素基板（３１）の
表面に５ｉ（ｈの酸化物層（３２）を成長させ、該酸化
物層（３２）をマスキングとエツチングに依り工・ンチ
ングする。次いで、第１図（８１に示したように、該酸
化物層（３２）のエツチングした部分を通ってＰ型硅素
基板（３１）の内部にＮ型不純物を拡散させてＮ゛埋込
層（３３）を形成する。その後、第１図（Ｃ１に示した
ように前記酸化物層（３２）を除去してＰ型硅素基板（
３１）上にＮ型エピタキシャル層（３４）を５μｍ以下
に成長させる。以後、第１図（ＤＪに示したようにＮ型
エピタキシャル層（３４）の表面全体に再び酸化物ＩＭ
（３５）を形成し、該酸化物層（３５）をマスキング
とエンチングに依りエツチングした後硼素不純物を拡散
させて多数個の分離領域（３６）を形成する。
その後、第１図（ε）に示したように前記酸化物層（３
５）をマスキングとエツチングに依りエツチングし、該
エツチングされた部分にベース領域（３７ａ。
５）をマスキングとエツチングに依りエツチングし、該
エツチングされた部分にベース領域（３７ａ。
３７ｂ、３７ｃ）を形成し、再び第１図（Ｆｌに示した
ように前記酸化物層（３５）をエツチングＬ、Ｎ型不純
物を導入してエミッタ領域（３８）、コレクターコンタ
クト領域（３９）、及びｎチャネルのドレーン領域（４
０）を形成する。次いで、巣１図（ｃｌに示したように
前記酸化物層（３５）を除去し、前記Ｐチャネルのベー
ス領域（３７ｂ）の中間部位をトレンチエツチングして
トレンチング溝（４１）を形成すると共にｎチャネルの
ベース領域（３７ｃ）中間部位をトレンチエツチングし
てトレンチング溝（４２）を形成する。以後、該トレン
チング溝（４１） 、 （４２）に多結晶硅素を拡散さ
せてそれらトレンチング溝（４１）、（４２）周囲のエ
ピタキシャル層（３４）を反転させ、再びその上に酸化
物層（４３）を形成する。
ように前記酸化物層（３５）をエツチングＬ、Ｎ型不純
物を導入してエミッタ領域（３８）、コレクターコンタ
クト領域（３９）、及びｎチャネルのドレーン領域（４
０）を形成する。次いで、巣１図（ｃｌに示したように
前記酸化物層（３５）を除去し、前記Ｐチャネルのベー
ス領域（３７ｂ）の中間部位をトレンチエツチングして
トレンチング溝（４１）を形成すると共にｎチャネルの
ベース領域（３７ｃ）中間部位をトレンチエツチングし
てトレンチング溝（４２）を形成する。以後、該トレン
チング溝（４１） 、 （４２）に多結晶硅素を拡散さ
せてそれらトレンチング溝（４１）、（４２）周囲のエ
ピタキシャル層（３４）を反転させ、再びその上に酸化
物層（４３）を形成する。
ニーで、トレンチエツチングとはＣＢｒＦ ｙのような
流入ガスを使用し、高周波電力を加えてプラズマを形成
し、該プラズマに依り硅素基板（３１）の所定部位を深
（エツチングすることを言う。次いで、第１図（Ｈ）に
示したように前記酸化物層（４３）をエツチングして電
極窓を開き、アルミニウム等の金属を蒸着してベース、
エミッタ及びコレクター電°極端子（８１、ｆεｌ 、
（Ｃ１を引出すると共にドレーン、ソース及びゲート
電極端子（ｏ） 、 （Ｓ） 、 （ｃｌを引出するこ
とに依りバイ−シーモスの製造が完了される。
流入ガスを使用し、高周波電力を加えてプラズマを形成
し、該プラズマに依り硅素基板（３１）の所定部位を深
（エツチングすることを言う。次いで、第１図（Ｈ）に
示したように前記酸化物層（４３）をエツチングして電
極窓を開き、アルミニウム等の金属を蒸着してベース、
エミッタ及びコレクター電°極端子（８１、ｆεｌ 、
（Ｃ１を引出すると共にドレーン、ソース及びゲート
電極端子（ｏ） 、 （Ｓ） 、 （ｃｌを引出するこ
とに依りバイ−シーモスの製造が完了される。
このように製造された本発明のバイ−シーモス素子は、
ベース領域（３７ａ） 、エミッタ領域（３８）及びコ
レクター領域（３９）が形成された左側部分がバイポー
ラ素子として動作され、ベース領域（３７ｂ）及びトレ
ンチング溝（４１）が形成された中間側部分がシーモス
のＰチャネルとして動作される。且つ、ベース領域（３
７ｃ） 、）レーン領域（Ｄｌ及びトレンチング溝（４
２）が形成された右側部分がシーモスのＮチャネルとし
て動作される。
ベース領域（３７ａ） 、エミッタ領域（３８）及びコ
レクター領域（３９）が形成された左側部分がバイポー
ラ素子として動作され、ベース領域（３７ｂ）及びトレ
ンチング溝（４１）が形成された中間側部分がシーモス
のＰチャネルとして動作される。且つ、ベース領域（３
７ｃ） 、）レーン領域（Ｄｌ及びトレンチング溝（４
２）が形成された右側部分がシーモスのＮチャネルとし
て動作される。
以上、詳細に説明したように本発明はトレンチエツチン
グを利用してシーモス素子を製造することにより素子の
集積度を向上させることができるし、且つ一個の同一基
板上にバイポーラ素子とシーモス素子とを同時に製造す
るようになって一つの素子で二つの機能を遂行すること
ができる。又、素子の組立工程が簡単になると共に機器
のコンパクト化並びに製造コストが減少される効果があ
る。
グを利用してシーモス素子を製造することにより素子の
集積度を向上させることができるし、且つ一個の同一基
板上にバイポーラ素子とシーモス素子とを同時に製造す
るようになって一つの素子で二つの機能を遂行すること
ができる。又、素子の組立工程が簡単になると共に機器
のコンパクト化並びに製造コストが減少される効果があ
る。
第１図（＾１−（Ｈ）は本発明のトレンチングに依るハ
イ−シーモス（Ｂｉ−ＣＭＯ５）の製造工程図、第２図
（＾）−（ｃ）は従来のバイポーラ素子の製造工程図、
第３図（＾１−（Ｆｌは従来のシーモス素子の製造工程
図である。 図中 ３１・・・Ｐ型硅素基板、３２・・・酸化物層、３３・
・・Ｎ゛埋込層、 ３４・・・エピタキシャル層、３
５・・・酸化物層、 ３６・・・分離領域、３７ａ、
３７ｂ、３７ｃ ・＝ベース領域、３８・・・エミンタ
領域、３９・・・コレクター領域、４０・・・ドレーン
領域、４Ｌ４２・・・ドレーン領域、４３・・・酸化物
層。 第 １ 図 α４２ン ３δ ７ｂ ７ｃ Ｕ ＠１図。。０
イ−シーモス（Ｂｉ−ＣＭＯ５）の製造工程図、第２図
（＾）−（ｃ）は従来のバイポーラ素子の製造工程図、
第３図（＾１−（Ｆｌは従来のシーモス素子の製造工程
図である。 図中 ３１・・・Ｐ型硅素基板、３２・・・酸化物層、３３・
・・Ｎ゛埋込層、 ３４・・・エピタキシャル層、３
５・・・酸化物層、 ３６・・・分離領域、３７ａ、
３７ｂ、３７ｃ ・＝ベース領域、３８・・・エミンタ
領域、３９・・・コレクター領域、４０・・・ドレーン
領域、４Ｌ４２・・・ドレーン領域、４３・・・酸化物
層。 第 １ 図 α４２ン ３δ ７ｂ ７ｃ Ｕ ＠１図。。０
Claims (1)
- １、Ｐ型硅素基板（３１）の表面に酸化物層（３２）を
成長させ、該酸化物層（３２）をエッチングした後Ｎ型
不純物を拡散させてＮ＾＋埋込層（３３）を形成し、前
記酸化物層（３２）を除去し、前記Ｐ型硅素基板（３１
）上にＮ型エピタキシャル層（３４）を成長させ、該エ
ピタキシャル層（３４）上に酸化物層（３５）を成長さ
せ、該酸化物層（３５）をエッチングした後硼素不純物
を拡散させて多数個の分離領域（３６）を形成し、前記
酸化物層（３５）を再びエッチングしてベース領域（３
７ａ、３７ｂ、３７ｃ）を形成すると共にエミッタ領域
（３８）、コレクター領域（３９）及びｎチャネルのド
レーン領域（４０）を形成し、以後前記酸化物層（３５
）を除去し、前記Ｐチャネルのベース領域（３７ｂ）中
間部位とｎチャネルのベース領域（３７ｃ）中間部位と
をトレンチエッチングしてトレンチング溝（４１）、（
４２）を形成し、該トレンチング溝（４１）、（４２）
に多結晶硅素を拡散させて該トレンチング溝（４１）、
（４２）周囲のエピタキシャル層（３４）を反転した後
、酸化物層（４３）を再び成長させ、以後該酸化物層（
４３）をエッチングして電極窓を開き、アルミニウム等
の金属を蒸着してバイポーラ素子のベース、エミッタ及
びコレクターの電極端子と、シーモス素子のドレーン、
ソース及びゲート電極端子とを引出させる過程とで成る
ことを特徴とするトレンチングに依るバイ−シーモスの
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR15706/1987 | 1987-12-31 | ||
| KR1019870015706A KR930008899B1 (ko) | 1987-12-31 | 1987-12-31 | 트랜칭(trenching)에 의한 바이-씨모스(Bi-CMOS)제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023268A true JPH023268A (ja) | 1990-01-08 |
| JPH073812B2 JPH073812B2 (ja) | 1995-01-18 |
Family
ID=19267945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63332775A Expired - Lifetime JPH073812B2 (ja) | 1987-12-31 | 1988-12-29 | バイポーラ―ｃｍｏｓ素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5156984A (ja) |
| JP (1) | JPH073812B2 (ja) |
| KR (1) | KR930008899B1 (ja) |
| DE (1) | DE3844346A1 (ja) |
| FR (1) | FR2625610B1 (ja) |
| GB (1) | GB2213641B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374840A (en) * | 1989-04-25 | 1994-12-20 | Matsushita Electronics Corporation | Semiconductor device with isolated transistors |
| US6445043B1 (en) | 1994-11-30 | 2002-09-03 | Agere Systems | Isolated regions in an integrated circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE148546C (ja) * | ||||
| JPS5443688A (en) * | 1977-09-14 | 1979-04-06 | Hitachi Ltd | Production of semiconductor integrated circuit unit |
| US4546370A (en) * | 1979-02-15 | 1985-10-08 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
| US4329705A (en) * | 1979-05-21 | 1982-05-11 | Exxon Research & Engineering Co. | VMOS/Bipolar power switching device |
| US4637125A (en) * | 1983-09-22 | 1987-01-20 | Kabushiki Kaisha Toshiba | Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor |
| JPS60217657A (ja) * | 1984-04-12 | 1985-10-31 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| US4704456A (en) * | 1985-11-22 | 1987-11-03 | Pfizer Inc. | Process for sultamicillin intermediate |
| US4752589A (en) * | 1985-12-17 | 1988-06-21 | Siemens Aktiengesellschaft | Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate |
| IT1188309B (it) * | 1986-01-24 | 1988-01-07 | Sgs Microelettrica Spa | Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione |
| DE3680520D1 (de) * | 1986-03-22 | 1991-08-29 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor. |
| KR890004420B1 (ko) * | 1986-11-04 | 1989-11-03 | 삼성반도체통신 주식회사 | 반도체 바이 씨 모오스장치의 제조방법 |
-
1987
- 1987-12-31 KR KR1019870015706A patent/KR930008899B1/ko not_active IP Right Cessation
-
1988
- 1988-12-29 US US07/291,676 patent/US5156984A/en not_active Expired - Lifetime
- 1988-12-29 JP JP63332775A patent/JPH073812B2/ja not_active Expired - Lifetime
- 1988-12-29 GB GB8830362A patent/GB2213641B/en not_active Expired - Lifetime
- 1988-12-30 DE DE3844346A patent/DE3844346A1/de not_active Ceased
- 1988-12-30 FR FR8817521A patent/FR2625610B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5156984A (en) | 1992-10-20 |
| KR890011085A (ko) | 1989-08-12 |
| GB2213641B (en) | 1992-08-19 |
| GB2213641A (en) | 1989-08-16 |
| FR2625610A1 (fr) | 1989-07-07 |
| JPH073812B2 (ja) | 1995-01-18 |
| FR2625610B1 (fr) | 1992-10-30 |
| KR930008899B1 (ko) | 1993-09-16 |
| GB8830362D0 (en) | 1989-02-22 |
| DE3844346A1 (de) | 1989-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149663A (en) | Method for manufacturing a Bi-CMOS semiconductor device | |
| JPH023268A (ja) | バイポーラ―ｃｍｏｓ素子の製造方法 | |
| KR880005690A (ko) | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 | |
| JPS63174366A (ja) | 半導体装置の製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS5825265A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH01208865A (ja) | 半導体装置の製造方法 | |
| JPS63246861A (ja) | 半導体装置 | |
| KR930000325B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JP2800753B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS61274323A (ja) | 半導体装置の製造方法 | |
| JPS5846062B2 (ja) | 半導体装置及びその製法 | |
| JPS609163A (ja) | 半導体装置の製造方法 | |
| JPS6364364A (ja) | 半導体装置およびその製造方法 | |
| JPS60257170A (ja) | 半導体装置の製造方法 | |
| JPH0240965A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6132574A (ja) | 半導体装置の製造方法 | |
| KR950021519A (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 | |
| KR20010058826A (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS61187365A (ja) | 半導体装置の製造方法 | |
| JPS62243360A (ja) | 半導体装置の製造方法 | |
| JPS59145571A (ja) | 半導体装置の製造方法 | |
| JPS60254724A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |