JPS60257170A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60257170A JPS60257170A JP11352384A JP11352384A JPS60257170A JP S60257170 A JPS60257170 A JP S60257170A JP 11352384 A JP11352384 A JP 11352384A JP 11352384 A JP11352384 A JP 11352384A JP S60257170 A JPS60257170 A JP S60257170A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- layer
- substrate
- mask
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000000593 degrading effect Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明はいわゆるプレーナ技術を用いた半導体装置の
製造方法に関する。
製造方法に関する。
（ロ）従来技術
従来の半導体装置の製造方法は、概ね次のようなもので
ある。
ある。
■分離拡散された基板に熱酸化膜を形成し、この基板表
面に被着されたフォトレジストにベース領域に対応した
開孔を形成する。
面に被着されたフォトレジストにベース領域に対応した
開孔を形成する。
■前記フォトレジストをマスクとして前記熱酸化膜を選
択エツチングする。
択エツチングする。
■基板表面にボロンガラスを被着し、熱処理によってポ
ロン拡散を行い、ベース層を形成する。
ロン拡散を行い、ベース層を形成する。
■ボロンガラスを選択エツチングすることにより、エミ
ッタ開孔部を形成する。
ッタ開孔部を形成する。
■基板表面にリンガラスを被着し、これからリン拡散を
行うことによってエミツタ層を形成する。
行うことによってエミツタ層を形成する。
以」二のように、従来の製造方法では、ベース層および
エミツタ層を形成するごとに熱酸化膜、ホロンガラスの
エツチングを行っている。したがって、そのためのエソ
チング工程が必要となり、半導体装置の製造工程の数が
多くなるという欠点がある。
エミツタ層を形成するごとに熱酸化膜、ホロンガラスの
エツチングを行っている。したがって、そのためのエソ
チング工程が必要となり、半導体装置の製造工程の数が
多くなるという欠点がある。
また、前記熱酸化膜等はいわゆる等方性エッチングによ
って開孔されるため、横方向へもエツチングされ、該開
口部はマスクとなっているフォトレジストの開孔寸法よ
りも必然的に大きくなる。
って開孔されるため、横方向へもエツチングされ、該開
口部はマスクとなっているフォトレジストの開孔寸法よ
りも必然的に大きくなる。
したがって、従来の方法は、拡散層を形成する開口部の
寸法精度が悪いとい・う欠点がある。
寸法精度が悪いとい・う欠点がある。
さらに、従来方法は、基板表面の熱酸化膜をエツチング
し、拡散層を形成するごとに、シリコン酸化膜を被着、
さらには選択エツチングするために、基板の表面は凹凸
が著しい。そのため、アルミニウム等の配線層を形成し
た際に、凹凸部の段差によって配線が断線しゃずいとい
う欠点がある。
し、拡散層を形成するごとに、シリコン酸化膜を被着、
さらには選択エツチングするために、基板の表面は凹凸
が著しい。そのため、アルミニウム等の配線層を形成し
た際に、凹凸部の段差によって配線が断線しゃずいとい
う欠点がある。
（ハ）目的
この発明は、製造工程の数を少なくすることができる半
導体装置の製造方法を提供することを目的としている。
導体装置の製造方法を提供することを目的としている。
また、この発明は、拡散層のパターン寸法精度を向上し
得る半導体装置の製造方法を提供することも目的として
いる。
得る半導体装置の製造方法を提供することも目的として
いる。
さらに、この発明の他の目的は、配線層の断線が生じ難
い半導体装置の製造方法を提供することにある。
い半導体装置の製造方法を提供することにある。
（ニ）構成
この発明に係る半導体装置の製造方法は、分離拡散され
た基板に熱酸化膜を形成し、この基板表面にベース領域
に対応した開孔を有する第１の遮蔽層を被着し、この第
１の遮蔽層をマスクとして前記熱酸化膜を介してイオン
打ち込みをすることに基づきベース層を形成し、さらに
、前記熱酸化膜上にエミッタ領域に対応した開孔を有す
る第２の遮蔽層を被着し、この第２の遮蔽層をマスクと
して前記熱酸化膜を介してイオン打ち込めをすることに
基づきエミツタ層を形成することを特徴としている。
た基板に熱酸化膜を形成し、この基板表面にベース領域
に対応した開孔を有する第１の遮蔽層を被着し、この第
１の遮蔽層をマスクとして前記熱酸化膜を介してイオン
打ち込みをすることに基づきベース層を形成し、さらに
、前記熱酸化膜上にエミッタ領域に対応した開孔を有す
る第２の遮蔽層を被着し、この第２の遮蔽層をマスクと
して前記熱酸化膜を介してイオン打ち込めをすることに
基づきエミツタ層を形成することを特徴としている。
（ポ）実施例
第１図はこの発明に係る半導体装置の製造方法の一実施
例の説明図である。
例の説明図である。
■同図ｆａ）は分離拡散された後の基板を示している。
同図において、１はＰ型の半導体基板、２はＮ中型の埋
め込み拡散層、３はＮ型のエピタキシャル層、４はＰ中
型の分離拡散層、５は基板表面に形成される熱酸化膜で
ある。この熱酸化膜５は、数百人の膜厚に設定される。
め込み拡散層、３はＮ型のエピタキシャル層、４はＰ中
型の分離拡散層、５は基板表面に形成される熱酸化膜で
ある。この熱酸化膜５は、数百人の膜厚に設定される。
■分離拡散された後の基板に第１の遮蔽層としての例え
ば、フォトレジスト６を被着し、ベース領域に対応する
部分を開孔する。そして、このフォトレジスト６をマス
クとしてＰ型不純物である例えば、ボロンがイオン打ち
込みされる（同図（ｂｌ参照）。
ば、フォトレジスト６を被着し、ベース領域に対応する
部分を開孔する。そして、このフォトレジスト６をマス
クとしてＰ型不純物である例えば、ボロンがイオン打ち
込みされる（同図（ｂｌ参照）。
■フォトレジスト６を剥離したのち、該基板を熱処理す
ることによりＰ型のベースＮ７を形成する（同図（ｅ）
参照）。
ることによりＰ型のベースＮ７を形成する（同図（ｅ）
参照）。
■さらに第２の遮蔽層としての例えば、フォトレジスト
８を被着し、エミ・ツタ領域およびベースコンタクト領
域に対応する部分を開孔する。このフォトレジスト８を
マスクとしてＮ型不純物である例えば、リンがイオン打
ち込みされる（同図ｆｄｌ参照）。
８を被着し、エミ・ツタ領域およびベースコンタクト領
域に対応する部分を開孔する。このフォトレジスト８を
マスクとしてＮ型不純物である例えば、リンがイオン打
ち込みされる（同図ｆｄｌ参照）。
■フォトレジスト８を剥離したのち、該基板を熱処理す
ることによりＮ中型のエミツタ層９およびコレクタコン
タクト９１を形成する（同図（ｅ）参照）。
ることによりＮ中型のエミツタ層９およびコレクタコン
タクト９１を形成する（同図（ｅ）参照）。
■基板表面にシリコン酸化膜１０を気相成長させたのち
、フ第１・エツチングすることによって、エミッタ、ベ
ース、コレクタの各コンタクトの窓開けをおこなう（同
図（ｆ））。
、フ第１・エツチングすることによって、エミッタ、ベ
ース、コレクタの各コンタクトの窓開けをおこなう（同
図（ｆ））。
■アルミニウムを蒸着したのち、フォトエツチングによ
ってエミッタ、ベース、コレクタの各電極１１ａ〜ｌｌ
ｃ等トを形成する（同図（酌）。
ってエミッタ、ベース、コレクタの各電極１１ａ〜ｌｌ
ｃ等トを形成する（同図（酌）。
なお、上述の実施例はバイポーラトランジスタの製造方
法を例に採って説明したが、この発明はこの場合に限ら
れるものでなく、ダイオード、抵抗層の形成にも用いら
れることは無給である。
法を例に採って説明したが、この発明はこの場合に限ら
れるものでなく、ダイオード、抵抗層の形成にも用いら
れることは無給である。
（へ）効果
この発明に係る半導体装置の製造方法は、熱酸化膜を介
して不純物をイオン打ち込みすることにより、ベース層
およびエミツタ層を形成しているから、前記拡散層を形
成するごとに酸化膜のエッチグを行う必要がない。した
がって、この発明によれば、エツチング工程の数が少な
くなるから、半導体の製造工程の数を少なくすることが
できる。
して不純物をイオン打ち込みすることにより、ベース層
およびエミツタ層を形成しているから、前記拡散層を形
成するごとに酸化膜のエッチグを行う必要がない。した
がって、この発明によれば、エツチング工程の数が少な
くなるから、半導体の製造工程の数を少なくすることが
できる。
また、拡散層を形成するために酸化膜をエツチングしな
いから、酸化膜のオーバエツチングによる拡散層のパタ
ーンの寸法精度の低下がない。よって、この発明によれ
ば拡散層のパターンの寸法精度を向上することができる
。
いから、酸化膜のオーバエツチングによる拡散層のパタ
ーンの寸法精度の低下がない。よって、この発明によれ
ば拡散層のパターンの寸法精度を向上することができる
。
さらに、この発明は上述のように構成するものであるか
ら、従来装置のように、熱酸化膜のベース開孔部の上に
さらにボロンガラスやリンガラスを被着してパターンニ
ングすることにより基板表面が凹凸になるということが
ない。したがって、この発明によれば、前記凹凸の段差
によって配線が断線することがないので、半導体装置の
歩留りおよび信頼性を向上することができる。
ら、従来装置のように、熱酸化膜のベース開孔部の上に
さらにボロンガラスやリンガラスを被着してパターンニ
ングすることにより基板表面が凹凸になるということが
ない。したがって、この発明によれば、前記凹凸の段差
によって配線が断線することがないので、半導体装置の
歩留りおよび信頼性を向上することができる。
第１図はこの発明に係る半導体装置の製造方法の一実施
例を示す説明図である。 ■・・・基板、２・・・埋め込み層、３・・・エピタキ
シャル層、４・・・分離拡散層、５・・・熱酸化膜、６
．８・・・フォトレジスト、７・・・ベース層、９・・
・エミツタ層、１ｏ・・・シリコン酸化膜、ｌｌａ〜ｌ
ｌｃ ・・・電極。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 冶 第１図
例を示す説明図である。 ■・・・基板、２・・・埋め込み層、３・・・エピタキ
シャル層、４・・・分離拡散層、５・・・熱酸化膜、６
．８・・・フォトレジスト、７・・・ベース層、９・・
・エミツタ層、１ｏ・・・シリコン酸化膜、ｌｌａ〜ｌ
ｌｃ ・・・電極。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 冶 第１図
Claims (1)
- （１）分離拡散された基板に熱酸化膜を形成し、この基
板表面にベース領域に対応した開孔を有する第１の遮蔽
層を被着し、この第１の遮蔽層をマスクとして前記熱酸
化膜を介してイオン打ち込みをすることに基づきベース
層を形成し、さらに、前記熱酸化膜上にエミッタ領域に
対応した開孔を有する第２の遮蔽層を被着し、この第２
の遮蔽層をマスクとして前記熱酸化膜を介してイオン打
ち込みをすることに基づきエミツタ層を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11352384A JPS60257170A (ja) | 1984-06-01 | 1984-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11352384A JPS60257170A (ja) | 1984-06-01 | 1984-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60257170A true JPS60257170A (ja) | 1985-12-18 |
Family
ID=14614497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11352384A Pending JPS60257170A (ja) | 1984-06-01 | 1984-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158174A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743417A (en) * | 1980-08-28 | 1982-03-11 | Toshiba Corp | Manufacture of semiconductor device |
-
1984
- 1984-06-01 JP JP11352384A patent/JPS60257170A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743417A (en) * | 1980-08-28 | 1982-03-11 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158174A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4990991A (en) | Bipolar transistor and method of manufacturing the same | |
| JPH0355984B2 (ja) | ||
| JPS6318673A (ja) | 半導体装置の製法 | |
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| EP1187194B1 (en) | Method for manufacturing semiconductor integrated circuit device | |
| EP0153686B1 (en) | Method for making transistor | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JP3325692B2 (ja) | 半導体装置の製造方法 | |
| JPS60257170A (ja) | 半導体装置の製造方法 | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP3224320B2 (ja) | 半導体素子の製造方法 | |
| KR100198672B1 (ko) | 바이폴라 트랜지스터의 이중 격리영역 형성방법 | |
| JPH073812B2 (ja) | バイポーラ―ｃｍｏｓ素子の製造方法 | |
| JPS5914900B2 (ja) | 半導体装置の製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 | |
| JPH0278227A (ja) | コレクタ分離拡散トランジスタとその製造方法 | |
| JPS61290763A (ja) | 半導体装置の製造方法 | |
| KR20010058826A (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS61100963A (ja) | 半導体装置の製造方法 | |
| JPH0372631A (ja) | ラテラル型バイポーラトランジスタ | |
| JPS61184872A (ja) | 半導体装置の製造方法 |