JPH01261866A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01261866A JPH01261866A JP9119188A JP9119188A JPH01261866A JP H01261866 A JPH01261866 A JP H01261866A JP 9119188 A JP9119188 A JP 9119188A JP 9119188 A JP9119188 A JP 9119188A JP H01261866 A JPH01261866 A JP H01261866A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- collector
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000605 extraction Methods 0.000 claims description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置およびそ製造方法のうち、引出し電積形バイ
ポーラトランジスタとその形成方法に関し、 コレクタ接合容量が小さく、しかも、微細に形成できる
ことを目的とし、 一導電型半導体基板上に異種導電型コレクタ層を有し、
該異種導電型コレクタ層周囲に接続した異種導電型多結
晶シリコン層を含むコレクタ引出し電極が前記一導電型
半導体基板上の第１の絶縁膜を介して設けられ、 前記異種導電型コレクタ層上に一導電型ベース層を有し
、該一導電型ベース層周囲に接続した一導電型多結晶シ
リコン層からなるベース引出し電極が前記コレクタ引出
し電極上の第２の絶縁膜を介して設けられ、 前記一導電型多結晶ベース層に異種導電型エミッタ層が
設けられていることを特徴とする。
ポーラトランジスタとその形成方法に関し、 コレクタ接合容量が小さく、しかも、微細に形成できる
ことを目的とし、 一導電型半導体基板上に異種導電型コレクタ層を有し、
該異種導電型コレクタ層周囲に接続した異種導電型多結
晶シリコン層を含むコレクタ引出し電極が前記一導電型
半導体基板上の第１の絶縁膜を介して設けられ、 前記異種導電型コレクタ層上に一導電型ベース層を有し
、該一導電型ベース層周囲に接続した一導電型多結晶シ
リコン層からなるベース引出し電極が前記コレクタ引出
し電極上の第２の絶縁膜を介して設けられ、 前記一導電型多結晶ベース層に異種導電型エミッタ層が
設けられていることを特徴とする。
［産業上の利用分野］
本発明は半導体装置およびそ製造方法のうち、引出し電
極形バイポーラトランジスタとその形成方法に関する。
極形バイポーラトランジスタとその形成方法に関する。
最近、ＩＣ，ＬＳＩなど半導体装置は高集積化。
高密度化して高速化する方向に技術開発が進められてお
り、バイポーラトランジスタにおいてはＳＳ Ｔ （Ｓ
ｕｐｅｒ Ｓｅｌｆａｌｉｇｎｅｄ ｐｒｏｃｅｓｓ
Ｔｅｃｈｎｏｌｏｇｙ） 。
り、バイポーラトランジスタにおいてはＳＳ Ｔ （Ｓ
ｕｐｅｒ Ｓｅｌｆａｌｉｇｎｅｄ ｐｒｏｃｅｓｓ
Ｔｅｃｈｎｏｌｏｇｙ） 。
Ｓ Ｉ ＣＯＳ （Ｓｌｄｅｗａｌｌ ｂａｓｅ Ｃｏ
ｎｔａｃｔ ５ｔｒｕｃｔｕｒｅ）などの新規な構造が
提案されて、一部は製作されつつある。しかし、高速化
などの優れた素子特性を有し、且つ、製造プロセスの簡
単な構造が望ましい。
ｎｔａｃｔ ５ｔｒｕｃｔｕｒｅ）などの新規な構造が
提案されて、一部は製作されつつある。しかし、高速化
などの優れた素子特性を有し、且つ、製造プロセスの簡
単な構造が望ましい。
［従来の技術と発明が解決しようとする課題］第４図は
通常のバイポーラトランジスタの断面図を示しており、
■はｐ型シリコン基板、２はｎ“型埋没層、３はｎ型コ
レクタ層、４は５ｉ０２ （酸化シリコン）膜からな
るフィールド絶縁膜、５はｐ型ベース層、６はｎ＋＋エ
ミッタ層、７はコレクタコンタクト電極、８はベース電
極、９はエミッタ電極である。
通常のバイポーラトランジスタの断面図を示しており、
■はｐ型シリコン基板、２はｎ“型埋没層、３はｎ型コ
レクタ層、４は５ｉ０２ （酸化シリコン）膜からな
るフィールド絶縁膜、５はｐ型ベース層、６はｎ＋＋エ
ミッタ層、７はコレクタコンタクト電極、８はベース電
極、９はエミッタ電極である。
また、第５図はベース引出し電極形のバイポーラトラン
ジスタの構造断面図を示しており、近年、横方向に寸法
を縮小するために考案された構造である。図中の１１は
ｐ型シリコン基板、１２はｎ＋型型埋石層１３はｎ型コ
レクタ層、１４は５ｉ０２膜、１５はｐ型ベース層、１
６はｎ＋＋エミッタ層、 １７はコレクタコンタクト電
極、 １８はベース電極、１９はエミッタ電極、２０は
ドープド多結晶シリコン膜からなるベース引出し電極で
、これがＳＳＴ構造と呼ばれているものである。
ジスタの構造断面図を示しており、近年、横方向に寸法
を縮小するために考案された構造である。図中の１１は
ｐ型シリコン基板、１２はｎ＋型型埋石層１３はｎ型コ
レクタ層、１４は５ｉ０２膜、１５はｐ型ベース層、１
６はｎ＋＋エミッタ層、 １７はコレクタコンタクト電
極、 １８はベース電極、１９はエミッタ電極、２０は
ドープド多結晶シリコン膜からなるベース引出し電極で
、これがＳＳＴ構造と呼ばれているものである。
これらの構造断面図から判るように、第４図は勿論のこ
と、第５図に示す構造においてもコレクタ電極がシリコ
ン結晶層を介してベース・エミッタから距離の離れた位
置に形成されており、そのため、コレクタに関わる接合
容量が大きいと言う欠点がある。
と、第５図に示す構造においてもコレクタ電極がシリコ
ン結晶層を介してベース・エミッタから距離の離れた位
置に形成されており、そのため、コレクタに関わる接合
容量が大きいと言う欠点がある。
次の第６図は、最近、発表されたＥＬＯ形バイポーラト
ランジスタの断面図（Ｉ Ｄ ＥＭ、１９Ｂ？、 ｐ。
ランジスタの断面図（Ｉ Ｄ ＥＭ、１９Ｂ？、 ｐ。
８７２参照）で、この構造はコレクタ接合容量が小さく
なる利点のある構造である。これをＥＬＯ（Ｅｐｉｔａ
ｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）形
と称し、絶縁膜上に横方向に結晶成長させて、コレクタ
層およびベース層を形成しており、図中の２１はｐ型シ
リコン基板、２２はｎ＋＋コレクタ層、２３は５ｔ０２
膜。
なる利点のある構造である。これをＥＬＯ（Ｅｐｉｔａ
ｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）形
と称し、絶縁膜上に横方向に結晶成長させて、コレクタ
層およびベース層を形成しており、図中の２１はｐ型シ
リコン基板、２２はｎ＋＋コレクタ層、２３は５ｔ０２
膜。
２４はｐ型ベース層、２６はｎ＋＋エミッタ層、２７は
コレクタコンタクト電極、２８はベース電極、２９はエ
ミッタ電極である。
コレクタコンタクト電極、２８はベース電極、２９はエ
ミッタ電極である。
ところが、この第６図に示す構造の問題点は、トランジ
スタ素子の微細化が阻害される欠点があることで、それ
は、横方向へのエピタキシャル成長を利用してコレクタ
層やベース層を結晶成長するために、コレクタ層やベー
ス層の厚みを厚くする（例えば、厚みを５μｍ以上とす
る）必要があるためである。
スタ素子の微細化が阻害される欠点があることで、それ
は、横方向へのエピタキシャル成長を利用してコレクタ
層やベース層を結晶成長するために、コレクタ層やベー
ス層の厚みを厚くする（例えば、厚みを５μｍ以上とす
る）必要があるためである。
本発明はこれらの従来構造の欠点を低減させて、コレク
タ接合容量が小さく、しかも、微細に形成できることを
目的とした半導体装置の構造とその製造方法を提案する
ものである。
タ接合容量が小さく、しかも、微細に形成できることを
目的とした半導体装置の構造とその製造方法を提案する
ものである。
［課題を解決するための手段］
その課題は、一導電型半導体基板上に異種導電型コレク
タ層を存し、該異種導電型コレクタ層周囲に接続した異
種導電型多結晶シリコン層を含むコレクタ引出し電極が
前記一導電型半導体基板上の第１の絶縁膜を介して設け
られ、 前記異種導電型コレクタ層上に一導電型ベース層を有し
、該一導電型ベース層周囲に接続した一轟電型多結晶シ
リコン層からなるベース引出し電極が前記コレクタ引出
し電極上の第２の絶縁膜を介して設けられ、前記一導電
型多結晶ベース層に異種導電型エミッタ層が設けられて
いる半導体装置によって解決される。
タ層を存し、該異種導電型コレクタ層周囲に接続した異
種導電型多結晶シリコン層を含むコレクタ引出し電極が
前記一導電型半導体基板上の第１の絶縁膜を介して設け
られ、 前記異種導電型コレクタ層上に一導電型ベース層を有し
、該一導電型ベース層周囲に接続した一轟電型多結晶シ
リコン層からなるベース引出し電極が前記コレクタ引出
し電極上の第２の絶縁膜を介して設けられ、前記一導電
型多結晶ベース層に異種導電型エミッタ層が設けられて
いる半導体装置によって解決される。
また、その製造方法としては、一導電型半導体基板上に
選択的に第１の絶縁膜を設け、該第１の絶縁膜および一
導電型半導体基板の全面に異種導電型シリコン層を成長
して、半導体基板上には異種導電型単結晶シリコン層か
らなるコレクタ層を形成し、同時に第１の絶縁膜上には
異種導電型多結晶シリコン層を含むコレクタ引出し電極
を形成する工程、 次いで、前記異種導電型単結晶シリコン層を除いた異種
導電型多結晶シリコン層上に第２の絶縁膜を形成した後
、全面に一導電型シリコン層を成長して、異種浬電型単
結晶シリコン層上には一導電型単結晶シリコン層からな
るベース層を形成し、同時に第２の絶縁膜上には一轟電
型多結晶シリコン層からなるベース引出し電極を形成す
る工程、次いで、前記一導電型単結晶シリコン層からな
るベース層に異種導電型エミッタ層を形成する工程が含
まれることを特徴とする。
選択的に第１の絶縁膜を設け、該第１の絶縁膜および一
導電型半導体基板の全面に異種導電型シリコン層を成長
して、半導体基板上には異種導電型単結晶シリコン層か
らなるコレクタ層を形成し、同時に第１の絶縁膜上には
異種導電型多結晶シリコン層を含むコレクタ引出し電極
を形成する工程、 次いで、前記異種導電型単結晶シリコン層を除いた異種
導電型多結晶シリコン層上に第２の絶縁膜を形成した後
、全面に一導電型シリコン層を成長して、異種浬電型単
結晶シリコン層上には一導電型単結晶シリコン層からな
るベース層を形成し、同時に第２の絶縁膜上には一轟電
型多結晶シリコン層からなるベース引出し電極を形成す
る工程、次いで、前記一導電型単結晶シリコン層からな
るベース層に異種導電型エミッタ層を形成する工程が含
まれることを特徴とする。
［作用］
即ち、本発明はエヒ：タキシャル成長シリコン層と多結
晶シリコン層とを同時に成長する５ＰＥＧ（Ｓｅｌｅｃ
ｔｉｖｅ Ｐｏ１ｙ−ａｎｄ Ｅｐｉｔａｘｉａｌ−ｓ
ｉｌｉｃｏｎ Ｇｒｏｗｔｈ）技術を利用して、ベース
引出し電極とコレクタ引出し電極とを形成するバイポー
ラトランジスタとその形成方法であって、そのような構
造はコレクタ接合容量を減少させ、且つ、素子の厚みを
薄くして微細化でき、しかも、製法が簡単になる利点が
ある。
晶シリコン層とを同時に成長する５ＰＥＧ（Ｓｅｌｅｃ
ｔｉｖｅ Ｐｏ１ｙ−ａｎｄ Ｅｐｉｔａｘｉａｌ−ｓ
ｉｌｉｃｏｎ Ｇｒｏｗｔｈ）技術を利用して、ベース
引出し電極とコレクタ引出し電極とを形成するバイポー
ラトランジスタとその形成方法であって、そのような構
造はコレクタ接合容量を減少させ、且つ、素子の厚みを
薄くして微細化でき、しかも、製法が簡単になる利点が
ある。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる構造の断面図を示しており、図
中の３１はｐ型シリコン基板、３２はｎ型コレクタ層、
３３はｎ＋型ドープド多結晶シリコン膜からなるコレク
タ引出し電極、３４はｐ型ベース層。
中の３１はｐ型シリコン基板、３２はｎ型コレクタ層、
３３はｎ＋型ドープド多結晶シリコン膜からなるコレク
タ引出し電極、３４はｐ型ベース層。
３５はｐ“型ドープド多結晶シリコン膜からなるベース
引出し電極、３６はｎ＋型エミッタ層、３７はコレクタ
コンタクト電極、３８はベース電極、３９はエミッタ電
極、４１は５ｉ０２膜（第１の絶縁膜）、４２は５ｉ０
２膜（第２の絶縁膜）、４３は５ｉ０２膜である。
引出し電極、３６はｎ＋型エミッタ層、３７はコレクタ
コンタクト電極、３８はベース電極、３９はエミッタ電
極、４１は５ｉ０２膜（第１の絶縁膜）、４２は５ｉ０
２膜（第２の絶縁膜）、４３は５ｉ０２膜である。
このような構造は、必要面積に限った小面積のｎ型コレ
クタ層３２を形成し、それに接してｎ＋型ドープド多結
晶シリコン膜からなるコレクタ引出し電極３３を設け、
しかも、シリコン結晶層を介せずに、電極３３の長さを
短かくできるため、接合容量を減少させることが可能に
なる。
クタ層３２を形成し、それに接してｎ＋型ドープド多結
晶シリコン膜からなるコレクタ引出し電極３３を設け、
しかも、シリコン結晶層を介せずに、電極３３の長さを
短かくできるため、接合容量を減少させることが可能に
なる。
且つ、化学気相成長（ＣＶ Ｄ）法を適用する５ＰＥＧ
技術によってシリコン基板に接する部分のみ単結晶シリ
コン膜を形成し、他を多結晶シリコン膜として形成すれ
ば良く、そのため、シリコン成長層を薄く形成して、微
細化することができる。
技術によってシリコン基板に接する部分のみ単結晶シリ
コン膜を形成し、他を多結晶シリコン膜として形成すれ
ば良く、そのため、シリコン成長層を薄く形成して、微
細化することができる。
次に、上記構造の形成方法を第２図（ａ）〜（Ｃ）に示
す工程順断面図によって説明する。
す工程順断面図によって説明する。
第２図（ａｌ参照；ｐ型シリコン基板３１の表面を熱酸
化して５ｉ０２膜４１（第１の絶縁膜）を形成し、フォ
トプロセスによって５ｉ０２膜４１のコレクタ層部分を
選択的に窓開けした後、５ＰＥＧ技術によってシリコン
膜を成長し、シリコン基板３１に接する部分にｎ型コレ
クタ層３２を形成し、５ｉ０２膜４１上の他部分を多結
晶シリコン膜にし、更に、その多結晶シリコン膜に燐を
ドープしてｎ＋型ドープド多結晶シリコン膜（これがコ
レクタ引出し電極３３となる）を形成する。尚、この５
ｉ０２膜４１はＬｏｃｏｓ法によって選択的に形成する
こともできる。
化して５ｉ０２膜４１（第１の絶縁膜）を形成し、フォ
トプロセスによって５ｉ０２膜４１のコレクタ層部分を
選択的に窓開けした後、５ＰＥＧ技術によってシリコン
膜を成長し、シリコン基板３１に接する部分にｎ型コレ
クタ層３２を形成し、５ｉ０２膜４１上の他部分を多結
晶シリコン膜にし、更に、その多結晶シリコン膜に燐を
ドープしてｎ＋型ドープド多結晶シリコン膜（これがコ
レクタ引出し電極３３となる）を形成する。尚、この５
ｉ０２膜４１はＬｏｃｏｓ法によって選択的に形成する
こともできる。
第２図（ｂｌ参照；次いで、ＣＶＤ法によってＳｉＯ２
膜４２（第２の絶縁膜）を被着し、ベース層形成部分を
窓開けした後、同様に５ＰＥＧ技術によってシリコン膜
を成長し、コレクタ層３２に接する部分にｐ型ベース層
３４を形成し、５ｉ０２膜４２上の他部分を多結晶シリ
コン膜にし、更に、その多結晶シリコン膜に硼素をドー
プしてｐ＋型ドープド多結晶シリコン膜（これがベース
引出し電極３５となる）を形成する。且つ、ｐ＋型ドー
プド多結晶シリコン膜３５の不要部分は熱酸化して、５
ｉ０２膜４４を生成する。
膜４２（第２の絶縁膜）を被着し、ベース層形成部分を
窓開けした後、同様に５ＰＥＧ技術によってシリコン膜
を成長し、コレクタ層３２に接する部分にｐ型ベース層
３４を形成し、５ｉ０２膜４２上の他部分を多結晶シリ
コン膜にし、更に、その多結晶シリコン膜に硼素をドー
プしてｐ＋型ドープド多結晶シリコン膜（これがベース
引出し電極３５となる）を形成する。且つ、ｐ＋型ドー
プド多結晶シリコン膜３５の不要部分は熱酸化して、５
ｉ０２膜４４を生成する。
第２図ｆｃｌ参照；次いで、上面に再び５ｉ０２膜４３
を被着し、エミッタ層形成部分を窓開けした後、ＣＶＤ
法で０１型ドープド多結晶シリコン膜４５（エミッタ電
極３９の一部になる）を被着してパターンニングし、熱
処理してｎ＋型エミッタ層を画定する。
を被着し、エミッタ層形成部分を窓開けした後、ＣＶＤ
法で０１型ドープド多結晶シリコン膜４５（エミッタ電
極３９の一部になる）を被着してパターンニングし、熱
処理してｎ＋型エミッタ層を画定する。
しかる後、５ｉ０２膜４３．４４を一部除去して電極窓
を開け、アルミニウム膜を被着してコレクタ引出し電極
３３にコレクタコンタクト電極３７を形成し、ベース引
出し電極３５にベース電極３８を形成し、ｎ４型ドープ
ド多結晶シリコン膜４４上にアルミニウム膜を積層した
エミッタ電極３９を形成して、第１図に示す構造に完成
させる。
を開け、アルミニウム膜を被着してコレクタ引出し電極
３３にコレクタコンタクト電極３７を形成し、ベース引
出し電極３５にベース電極３８を形成し、ｎ４型ドープ
ド多結晶シリコン膜４４上にアルミニウム膜を積層した
エミッタ電極３９を形成して、第１図に示す構造に完成
させる。
上記が第１図に示すトランジスタの形成方法の概要であ
るが、本発明にかかる形成法は従来のトランジスタに比
べて形成工程が少なく、形成法が簡単になる利点があり
、製造歩留が向上し、コストダウンさせることができる
。それは、例えば、第５図に示すベース引出し電極形ト
ランジスタ（ＳＳＴ構造のトランジスタ）では、ベース
引出し電極の接続・エミッタ層との分離などに微妙な制
御を要する複雑さがあるが、本発明にかかる構造はその
ようなデリケートな問題点はない。
るが、本発明にかかる形成法は従来のトランジスタに比
べて形成工程が少なく、形成法が簡単になる利点があり
、製造歩留が向上し、コストダウンさせることができる
。それは、例えば、第５図に示すベース引出し電極形ト
ランジスタ（ＳＳＴ構造のトランジスタ）では、ベース
引出し電極の接続・エミッタ層との分離などに微妙な制
御を要する複雑さがあるが、本発明にかかる構造はその
ようなデリケートな問題点はない。
また、第３図には本発明にかかる他の構造の断面図を示
しており、図中の記号は第１図と同一の部位に同一記号
が付けであるが、その他の５１はタングステンシリサイ
ド（ＷＳｉ２）膜で、本発明にかかるコレクタ引出し電
極３３“はｎ＋型ドープド多結晶シリコン膜とＷ Ｓ
ｉ ２膜５１とを積層した２層電極配線である。このよ
うな配線にすると、コレクタ電極配線が一層低抵抗化し
、接合容量を減少させることができる。
しており、図中の記号は第１図と同一の部位に同一記号
が付けであるが、その他の５１はタングステンシリサイ
ド（ＷＳｉ２）膜で、本発明にかかるコレクタ引出し電
極３３“はｎ＋型ドープド多結晶シリコン膜とＷ Ｓ
ｉ ２膜５１とを積層した２層電極配線である。このよ
うな配線にすると、コレクタ電極配線が一層低抵抗化し
、接合容量を減少させることができる。
［発明の効果］
以上の実施例の説明から明らかなように、本発明にかか
る半導体装置とその製造方法によれば、コレクタ接合容
量を減少させて、且つ、微細に形成することが可能にな
り、しかも、製造方法が節単になるため、高速化の可能
な高性能素子を製造歩留良く、低コストで形成すること
ができる。
る半導体装置とその製造方法によれば、コレクタ接合容
量を減少させて、且つ、微細に形成することが可能にな
り、しかも、製造方法が節単になるため、高速化の可能
な高性能素子を製造歩留良く、低コストで形成すること
ができる。
第１図は本発明にかかるバイポーラトランジスタの断面
図、 第２図（ａ）〜（Ｃ１は第１図に示すバイポーラトラン
ジスタの形成工程順断面図、 第３図は本発明にかかる他のバイポーラトランジスタの
断面図、 第４図ないし第６図は従来のバイポーラトランジスタ（
第４図は通常のバイポーラトランジスタ。 第５図はベース引出し電極形バイポーラトランジスタ、
第６図はＥＬＯ形バイポーラトランジスタ）の断面図で
ある。 図において、 ３１はｐ型シリコン基板、 ３２はｎ型コレクタ層、 ３３．３３’はコレクタ引出し電極、 ３４はｐ型ベース層、 ３５はベース引出し電極、 ３６はｎ＋型エミッタ層、 ３７はコレクタコンタクト電極、 ３８はベース電極、 ３９はエミッタ電極、 ４１は５ｉ０２膜（第１の絶縁膜）、 ４２は５ｉ０２膜（第２の絶縁膜）、 ４３、４４は５ｉ０２膜、 ４５はｎ＋型ドープド多結晶シリコン膜、５１はＷ Ｓ
ｔ ２膜 ３９エミンｙｔｊ？Ｉ！ 、＋ｉ日月にかか３右と６八°も木−ラドラシジズ７褐
譲カ”ｉＭＩ第３図 通／１ｐｔｃ゛イｖ−ｙｐｔ＞＞−ｚｙｑｔｆｒｉｅａ
第４図 第５図 ＥＬＤがプハ“イオーーフＩ−フ〉シ”λり司−乃°ｙ
口図第６ｆｆｌ
図、 第２図（ａ）〜（Ｃ１は第１図に示すバイポーラトラン
ジスタの形成工程順断面図、 第３図は本発明にかかる他のバイポーラトランジスタの
断面図、 第４図ないし第６図は従来のバイポーラトランジスタ（
第４図は通常のバイポーラトランジスタ。 第５図はベース引出し電極形バイポーラトランジスタ、
第６図はＥＬＯ形バイポーラトランジスタ）の断面図で
ある。 図において、 ３１はｐ型シリコン基板、 ３２はｎ型コレクタ層、 ３３．３３’はコレクタ引出し電極、 ３４はｐ型ベース層、 ３５はベース引出し電極、 ３６はｎ＋型エミッタ層、 ３７はコレクタコンタクト電極、 ３８はベース電極、 ３９はエミッタ電極、 ４１は５ｉ０２膜（第１の絶縁膜）、 ４２は５ｉ０２膜（第２の絶縁膜）、 ４３、４４は５ｉ０２膜、 ４５はｎ＋型ドープド多結晶シリコン膜、５１はＷ Ｓ
ｔ ２膜 ３９エミンｙｔｊ？Ｉ！ 、＋ｉ日月にかか３右と６八°も木−ラドラシジズ７褐
譲カ”ｉＭＩ第３図 通／１ｐｔｃ゛イｖ−ｙｐｔ＞＞−ｚｙｑｔｆｒｉｅａ
第４図 第５図 ＥＬＤがプハ“イオーーフＩ−フ〉シ”λり司−乃°ｙ
口図第６ｆｆｌ
Claims (2)
- （１）一導電型半導体基板上に異種導電型コレクタ層を
有し、該異種導電型コレクタ層周囲に接続した異種導電
型多結晶シリコン層を含むコレクタ引出し電極が前記一
導電型半導体基板上の第１の絶縁膜を介して設けられ、 前記異種導電型コレクタ層上に一導電型ベース層を有し
、該一導電型ベース層周囲に接続した一導電型多結晶シ
リコン層からなるベース引出し電極が前記コレクタ引出
し電極上の第２の絶縁膜を介して設けられ、 前記一導電型多結晶ベース層に異種導電型エミッタ層が
設けられていることを特徴とする半導体装置。 - （２）一導電型半導体基板上に選択的に第１の絶縁膜を
設け、該第１の絶縁膜および一導電型半導体基板の全面
に異種導電型シリコン層を成長して、半導体基板上には
異種導電型単結晶シリコン層からなるコレクタ層を形成
し、同時に第１の絶縁膜上には異種導電型多結晶シリコ
ン層を含むコレクタ引出し電極を形成する工程、 次いで、前記異種導電型単結晶シリコン層を除いた異種
導電型多結晶シリコン層上に第２の絶縁膜を形成した後
、全面に一導電型シリコン層を成長して、異種導電型単
結晶シリコン層上には一導電型単結晶シリコン層からな
るベース層を形成し、同時に第２の絶縁膜上には一導電
型多結晶シリコン層からなるベース引出し電極を形成す
る工程、次いで、前記一導電型単結晶シリコン層からな
るベース層に異種導電型エミッタ層を形成する工程が含
まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9119188A JPH01261866A (ja) | 1988-04-12 | 1988-04-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9119188A JPH01261866A (ja) | 1988-04-12 | 1988-04-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261866A true JPH01261866A (ja) | 1989-10-18 |
Family
ID=14019550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9119188A Pending JPH01261866A (ja) | 1988-04-12 | 1988-04-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261866A (ja) |
-
1988
- 1988-04-12 JP JP9119188A patent/JPH01261866A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JPH01261866A (ja) | 半導体装置およびその製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPS6218758A (ja) | 半導体装置の製造方法 | |
| JPH01187864A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0335529A (ja) | バイポーラ半導体装置およびその製造方法 | |
| JPS6229910B2 (ja) | ||
| JP2816107B2 (ja) | バイポーラトランジスターの製造方法 | |
| JPH0467786B2 (ja) | ||
| JPS6074640A (ja) | 半導体装置の製造方法 | |
| JPS59145571A (ja) | 半導体装置の製造方法 | |
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 | |
| JPS6284551A (ja) | 半導体装置の製造方法 | |
| JPS59978B2 (ja) | 半導体集積回路の製造方法 | |
| JPH10209172A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS63119564A (ja) | 半導体装置の製造方法 | |
| JPH0456328A (ja) | 半導体装置の製造方法 | |
| JPS62183138A (ja) | 半導体装置の素子分離法 | |
| JPS61124175A (ja) | 半導体装置およびその製造方法 | |
| JPH01220820A (ja) | 半導体装置の製造方法 | |
| JPS6022828B2 (ja) | 半導体装置の製造方法 |