JPS59127093A - 画面分割制御装置 - Google Patents
画面分割制御装置Info
- Publication number
- JPS59127093A JPS59127093A JP58003110A JP311083A JPS59127093A JP S59127093 A JPS59127093 A JP S59127093A JP 58003110 A JP58003110 A JP 58003110A JP 311083 A JP311083 A JP 311083A JP S59127093 A JPS59127093 A JP S59127093A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- program
- memory
- main memory
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明はコンビーータの入出力装置として使用されるデ
ィスプレイ装置の画面制御に関し、特に１台のディスプ
レイ上の画面金、２個以上に分割し、各々に異ったプロ
グラムの出力データ全表示する画面分割の制御装置に関
するものである。
ィスプレイ装置の画面制御に関し、特に１台のディスプ
レイ上の画面金、２個以上に分割し、各々に異ったプロ
グラムの出力データ全表示する画面分割の制御装置に関
するものである。
従来、１台のディスてレイ装置ＶＣは１個のプログラム
の出力データが表示されていた。しかし、データ処理技
術の高度化により、複数個のプログラムの出力データを
見較べながら作業を行なえることが望ましい。そのため
、近年１台のディスプレイ装置の画面を複数個に分割し
、各々に異ったプログラムの出力データ全表示するディ
スプレイ装置が出現している。
の出力データが表示されていた。しかし、データ処理技
術の高度化により、複数個のプログラムの出力データを
見較べながら作業を行なえることが望ましい。そのため
、近年１台のディスプレイ装置の画面を複数個に分割し
、各々に異ったプログラムの出力データ全表示するディ
スプレイ装置が出現している。
しかしながら、従来のこの種の装置においては分割する
境界が固定的であり、１つのプログラムの出力データに
与えられる行数が固定的であるたん雑であるという欠点
があった。
境界が固定的であり、１つのプログラムの出力データに
与えられる行数が固定的であるたん雑であるという欠点
があった。
本発明の目的は、操作者が指定した任意の時点において
、実行中のプログラムに影響を与えることなく、画面の
分割方法を変更することができるディスプレイ装置を提
供することにある。
、実行中のプログラムに影響を与えることなく、画面の
分割方法を変更することができるディスプレイ装置を提
供することにある。
本発明によれば、複数の制御プログラムを格納する主メ
モリと、この主メモリから開始アドレスおよび読出し量
を指定して読出し、開始アドレスおよび書込み量全指定
して表示用リフレッシュメモリに書込む転送回路と、こ
の転送回路を制御する制御回路とを有することを特徴と
する画面分割制御装置が得られる。
モリと、この主メモリから開始アドレスおよび読出し量
を指定して読出し、開始アドレスおよび書込み量全指定
して表示用リフレッシュメモリに書込む転送回路と、こ
の転送回路を制御する制御回路とを有することを特徴と
する画面分割制御装置が得られる。
次に本発明の一実施例金示す図面を参照して本発明の詳
細な説明する。第１図において、例えばＡ、Ｂ、Ｃの３
個のプログラムは主メモリ１内のプログラムＡ用の画面
バッファＡ′と、プログラムＢ用の画面バッファＢ′と
プログラムＣ用の画面バッファＣ′とに格納されている
。
細な説明する。第１図において、例えばＡ、Ｂ、Ｃの３
個のプログラムは主メモリ１内のプログラムＡ用の画面
バッファＡ′と、プログラムＢ用の画面バッファＢ′と
プログラムＣ用の画面バッファＣ′とに格納されている
。
画面バッファの内容は、選択されて、リフレッシュメモ
リ２へ送られ、ディスプレイ装置に表示される。主メモ
リ１からリフレッシュメモリ２へのデータ転送は、制御
回路５の制御を受けて、主メモリ用ダイレクト・メモリ
・アクセス（ＤＭＡ）機構３と、リフレッシュメモリ用
ＤＭＡ機構４とにより行われる。各ＤＭ人機構はアドレ
ス部とカウント部とを含む。
リ２へ送られ、ディスプレイ装置に表示される。主メモ
リ１からリフレッシュメモリ２へのデータ転送は、制御
回路５の制御を受けて、主メモリ用ダイレクト・メモリ
・アクセス（ＤＭＡ）機構３と、リフレッシュメモリ用
ＤＭＡ機構４とにより行われる。各ＤＭ人機構はアドレ
ス部とカウント部とを含む。
画面分割の指示は、キーボード７がらキーボード制御回
路６を介して制御回路５に与えられる。
路６を介して制御回路５に与えられる。
また、現在制御中のプログラム領域を示すためにカーソ
ル２１が使用されている。
ル２１が使用されている。
制御部５は各プログラム毎に割フ当てられたり７レツシ
ーメモリ２上の開始行と行数、各プログラムの画面バッ
ファの主メモリ１上の開始アドレスと行数、主メモリ１
よの各プログラムの画面バ、ファのうちリフレッシュメ
モリ２へ転送されている最初の行番号、および現行制御
中のプログラムの区分とを記憶している。
ーメモリ２上の開始行と行数、各プログラムの画面バッ
ファの主メモリ１上の開始アドレスと行数、主メモリ１
よの各プログラムの画面バ、ファのうちリフレッシュメ
モリ２へ転送されている最初の行番号、および現行制御
中のプログラムの区分とを記憶している。
次にこの回路の動作を、操作者の操作に則して説明する
。初期状態において主メモリ１の内容とリフレッシュメ
モリ２の内容との対応は、第２図に示すものであるとす
る。従って表示画面ＶＣはプロゲラＡＡ−１，Ａ−２，
Ｂ−１〜Ｂ−３．Ｃ−１〜Ｃ−３が表示されている。ま
た現在制御中のプログラム領域はＢであるとする。
。初期状態において主メモリ１の内容とリフレッシュメ
モリ２の内容との対応は、第２図に示すものであるとす
る。従って表示画面ＶＣはプロゲラＡＡ−１，Ａ−２，
Ｂ−１〜Ｂ−３．Ｃ−１〜Ｃ−３が表示されている。ま
た現在制御中のプログラム領域はＢであるとする。
画面の分割方法を指定するためのキーボード７上のモー
ド切換キー７１を押下すると、制御部５は画面の分割方
法全指定するモードになる。このとき分割された画面上
の現在使用されているプログラム領域を下方へ拡張する
シフトキー７３を押下すると、制御部５に記憶されてい
るプログラムＢ用のりフレッシーメモリの行数に１が加
えられ、同時にプログラムＣ用のリフレッシュメモリの
開数 始行ｖｃ １が加えられ、行Ｖから１が減じられる。
ド切換キー７１を押下すると、制御部５は画面の分割方
法全指定するモードになる。このとき分割された画面上
の現在使用されているプログラム領域を下方へ拡張する
シフトキー７３を押下すると、制御部５に記憶されてい
るプログラムＢ用のりフレッシーメモリの行数に１が加
えられ、同時にプログラムＣ用のリフレッシュメモリの
開数 始行ｖｃ １が加えられ、行Ｖから１が減じられる。
次にプログラムＢの画面バッファＢ′の主メモリ上の開
始アドレスと画面バッファＢ′のうちリフレッシ−メモ
リ２へ転送されている最初の行番号から画面バッファＢ
′のうちリフレッシ−メモリ２へ転送すべき主メモリ１
上のアドレス全計算ス し、これを主メモリ用ＤＭＡ機構３のアドレを部にセッ
トする。ｔ；ｅ、プログラムＢ用のリフレッシュメモリ
２の開始行によってリフレッシ−メモリ上のアドレスを
計算し、これをリフレッシュメモリ用ＤＭＡ機構４のア
ドレス部にセットする。
始アドレスと画面バッファＢ′のうちリフレッシ−メモ
リ２へ転送されている最初の行番号から画面バッファＢ
′のうちリフレッシ−メモリ２へ転送すべき主メモリ１
上のアドレス全計算ス し、これを主メモリ用ＤＭＡ機構３のアドレを部にセッ
トする。ｔ；ｅ、プログラムＢ用のリフレッシュメモリ
２の開始行によってリフレッシ−メモリ上のアドレスを
計算し、これをリフレッシュメモリ用ＤＭＡ機構４のア
ドレス部にセットする。
さらにプログラムＢのリフレッシュメモリの行数により
、転送バイト数全計算し、これを主メモリ用ＤＭＡ機構
３とリフレッシ−メモリ用ＤＭＡ機構４のカウント部に
セットした後、それぞれの鳳動作を開始させることによ
り、画面バッファＢ′のうち表示される内容全リフレ、
シュメモリへ転送する。この結果第３図に示すようにプ
ログラムＢの表示領域が下方に拡張する。
、転送バイト数全計算し、これを主メモリ用ＤＭＡ機構
３とリフレッシ−メモリ用ＤＭＡ機構４のカウント部に
セットした後、それぞれの鳳動作を開始させることによ
り、画面バッファＢ′のうち表示される内容全リフレ、
シュメモリへ転送する。この結果第３図に示すようにプ
ログラムＢの表示領域が下方に拡張する。
表示領域を上方に拡張したい時にはシフトキー７２を押
下すると、制御部５および各ＤＭＡ機構３．４の内容は
それに応じて変更され、表示領域が上方に拡張する。ま
た、リセットキー７４の押下により制御部５は初期モー
ドに戻る。
下すると、制御部５および各ＤＭＡ機構３．４の内容は
それに応じて変更され、表示領域が上方に拡張する。ま
た、リセットキー７４の押下により制御部５は初期モー
ドに戻る。
各キーの押下時には、上記の処理の前に画面分割の変更
が可能かどうかのチェックが必要である。
が可能かどうかのチェックが必要である。
すなわち、画面を下方に拡張する時は下方ＶＣまだ未表
示の領域があるかどうかをチェックし、上方に拡張する
時は、上方にまだ未表示の領域があるか全チェックする
。拡張する方向に未表示の領域が彦＜１反対の方向に未
表示の領域があれば、その一方向に拡張されるように画
面バッファのうちリフレッシ−メモリへ転送されている
最初の行番号の調整を行う。
示の領域があるかどうかをチェックし、上方に拡張する
時は、上方にまだ未表示の領域があるか全チェックする
。拡張する方向に未表示の領域が彦＜１反対の方向に未
表示の領域があれば、その一方向に拡張されるように画
面バッファのうちリフレッシ−メモリへ転送されている
最初の行番号の調整を行う。
不発明は、以上説明したように、画面分割の境界金、操
作者が指示した時点において、任意に変更することがで
きるという効果がある。
作者が指示した時点において、任意に変更することがで
きるという効果がある。
第１図は、本発明の一実施例ケ示すブロック図、第２図
はディスプレイ装置への分割表示の一例を示す図、第３
図は、プログラムＢの表示領域全下方へ拡張した結果の
表示を示す図である。 １・・・・・・主メモリ、２・・・・・・リフレッシ−
メモリ、３・・・・・・主メモリ用ＤＭＡ機構、４・・
・・・・リフレッシ−メモリ用ＤＭＡ機構、５・・・・
・・制御部、５・・・・・・キーボード制御回路、７・
・・・・・キーボード、２１・・・・・・カーノル、７
１・・・・・・モード切換キー１７２・・・・・・上方
拡張用シフトキー、７３・・・・・・下方拡張用シフト
キー、７４・・・・・・リセットキー。 代理人 弁理士 内 原 晋
はディスプレイ装置への分割表示の一例を示す図、第３
図は、プログラムＢの表示領域全下方へ拡張した結果の
表示を示す図である。 １・・・・・・主メモリ、２・・・・・・リフレッシ−
メモリ、３・・・・・・主メモリ用ＤＭＡ機構、４・・
・・・・リフレッシ−メモリ用ＤＭＡ機構、５・・・・
・・制御部、５・・・・・・キーボード制御回路、７・
・・・・・キーボード、２１・・・・・・カーノル、７
１・・・・・・モード切換キー１７２・・・・・・上方
拡張用シフトキー、７３・・・・・・下方拡張用シフト
キー、７４・・・・・・リセットキー。 代理人 弁理士 内 原 晋
Claims (1)
- 複数の制御プログラムを格納する主メモリと、前記複数
の制御プログラムを前記主メモリの開始アドレスおよび
読出しアドレス数全指定して読み出し、開始アドレスお
よび書込みアドレス数を指定して表示用リフレッシュメ
モリに格納する転送回路と、前記転送回路の２種類の前
記開始アドレス、説出しアドレス数および書込みアドレ
ス数を変化させる制御回路とを有すること全特徴とする
画面分割制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003110A JPS59127093A (ja) | 1983-01-12 | 1983-01-12 | 画面分割制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003110A JPS59127093A (ja) | 1983-01-12 | 1983-01-12 | 画面分割制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59127093A true JPS59127093A (ja) | 1984-07-21 |
Family
ID=11548207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003110A Pending JPS59127093A (ja) | 1983-01-12 | 1983-01-12 | 画面分割制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267632A (ja) * | 1985-09-13 | 1987-03-27 | サン・マイクロシステムズ・インコ−ポレ−テツド | コンピュータ表示装置 |
-
1983
- 1983-01-12 JP JP58003110A patent/JPS59127093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267632A (ja) * | 1985-09-13 | 1987-03-27 | サン・マイクロシステムズ・インコ−ポレ−テツド | コンピュータ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283867A (en) | Digital image overlay system and method | |
| JPS5847741B2 (ja) | パタ−ン発生器 | |
| JPS59127093A (ja) | 画面分割制御装置 | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JPH02310592A (ja) | 画面スクロール制御方式 | |
| KR910003527A (ko) | 비디오 그래픽 디스플레이 메모리 스위즐 논리 회로 및 방법 | |
| JPS645312B2 (ja) | ||
| JPH11250031A (ja) | プログラマブルロジックおよび情報処理装置 | |
| JPS59116785A (ja) | 文字・図形情報入力表示方式 | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JP2758745B2 (ja) | 記憶回路 | |
| JP2802995B2 (ja) | プラズマ表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS63251864A (ja) | 表示装置 | |
| JPS59185A (ja) | 陰極線管デイスプレイ装置 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPS6341895A (ja) | シ−ケンス制御方法 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPS58107583A (ja) | 表示装置 | |
| JPH0756807A (ja) | メモリバンク自動切替システム | |
| JPS6349234B2 (ja) | ||
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS585434B2 (ja) | ディスプレイ装置 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 |