JPS585434B2 - ディスプレイ装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、ラスタスキャン方式のディスプレイ装置に関
する。

ラスタスキャン方式のディスプレイ装置において、表示
メモリの内容を全て消去（ＮＵＬＬを書込む）したり、
あるいは全てのアドレスにデータを書込んだりする（以
下これらを「消去動作」で代表させて記述する）場合、
従来は画面のリフレッシュのために表示メモリへのアク
セスアドレスを発生させるリフレッシュカウンタでアド
レス指定をしながら行なう方法が取られている。

しかしこの方法によると、リフレッシュカウンタは画面
上の表示文字位置と１：１の関係で更新する必要がある
ため、例えば１８ｍ５前後の時間が必要である。

従って表示メモリが消去動作のために長い時間専有され
てしまうことになり、この間処理装置などの外部装置か
らのデータ転送は中断するからデータ転送速度の低下を
まねくことになる。

また、マイクロプログラム制御方式の演算処理装置に内
蔵されるディスプレイ装置において、消去動作をする場
合、演算処理装置に設けられたマイクロプログラム記憶
装置をサイクルスチールして表示メモリのアドレスの更
新を行なうような場合は、サイクルスチール時間が長く
なって、演算処理装置のオーバヘッドが増加する欠点が
ある。

そこで、本発明の目的とするところは、上記の如き従来
の問題点を除去するものであり、表示メモリの消去動作
を短時間に完了することができるディスプレイ装置を提
供することにある。

本発明の特徴とするところは、表示メモリの消去動作中
はリフレッシュカウンタと表示文字位置との関係をくず
し、リフレッシュ動作時のカウントより早い周期でカウ
ントせしめて同カウンタを消去動作のためのアドレス指
定に使用し、かつ消去動作終了後はリフレッシュカウン
タと表示文字位置の１＝１の関係を元に戻すようにした
ことにある。

次に本発明の一実施例につき図面を用いて詳細に説明す
る。

第１図は本発明の一実施例であるディスプレイ装置を示
す。

ディスプレイ装置は表示メモリ１、アドレスセレクタ２
、リフレッシュカウンタ３、タイミングコントロール回
路４および読出し、書込みコントロール回路５で構成さ
れる。

表示メモリ１の入出力データはデータバスＤＢに乗せら
れる。

データバスＤＢは本ディスプレイ装置に対して読出し書
込み指示を行うデータ処理部（図示せず）と接続される
。

出力データはデータバスＤＡに乗せられる。

データバスＤＡは、１表示行分の文字容量を持ちリフレ
ッシュデータの１行分を循環させて保持する公知の行バ
ッファ６に接続される。

行バッファ６の出力はこれも公知の文字発生器（図示せ
ず）に供給され、ここでディジタルコードはビデオ信号
に変換され表示画面上に表示される。

表示メモリ１のアドレス入力は前記データ処理部からの
アドレスバスＡＢとリフレッシュカウンタ３の出力ＡＣ
をアドレスセレクタ２で切換えたものである。

タイミングコントロール回路４は発振器を内蔵し、この
出力を分周して１文字の表示期間を規定するキャラクタ
タイミングＰと、１表示行の最後の１ラスタ期間を規定
するリフレッシュタイミングＦと、その他の信号とを発
生する。

キャラクタタイミングＰはリフレッシュカウンタ３に供
給してそのカウント入力とし、リフレッシュタイミング
Ｆとその他の信号は読出し、書込みコントロール回路５
に供給する。

読出し、書込みコントロール回路５は前記データ処理部
からの書込み指示Ｗ、読出し指示Ｒ１消去指示Ｅと、タ
イミングコントロール回路４からのリフレッシュタイミ
ングＦとその他の信号を入力とし、表示メモリ１に読出
し、書込みを指示するライト信号Ｗ、アドレスセレクタ
２に対するアドレス切換信号Ｓおよびリフレッシュカウ
ンタ３に対してカウント期間を規定するカウントゲート
信号ｇを発生する。

データ処理部からの書込み、読出し動作は次のとおりで
ある。

■データ処理部は表示メモリ１のアドレスをアドレスバ
スＡＢで指定する。

またデータ処理部は、書込み動作の場合、データバスＤ
Ｂに書込むべきデータを乗せて書込み指示Ｗをオンとし
、読出し動作の場合、読出し指示Ｒをオンとする。

■読出し、書込みコントロール回路５は書込み指示Ｗ、
読出し指示Ｒいずれの場合もアドレス切換信号Ｓをオフ
としてアドレスセレクタ２がアドレスバスＡＢからのデ
ータを選択するようにする。

その後書込み動作であれば、ライト信号Ｗをオンとして
表示メモリ１を書込みモードとし、データバスＤＢ上の
データをアドレスバスＡＢで指定されたアドレスに書込
む。

また読出し動作の場合は、ライト信号Ｗをオフとして表
示メモリ１を読出しモードとし、アドレスバスＡＢで指
示されたアドレスのデータを読出してデータバスＤＢ上
に乗せる。

次に、リフレッシュ表示のためのデータ読出し動作は次
のとおりである。

■リフレッシュタイミングＦがオンになると、読出し、
書込みコントロール回路５はライト信号Ｗをオフにして
表示メモリ１を読出しモードとし、アドレス切換信号Ｓ
をオンにして表示メモリ１のアドレス入力ＡＩをリフレ
ッシュカウンタ３の出力ＡＣに切換え、更にカウントゲ
ート信号ｇをオンにしてリフレッシュカウンタ３にカウ
ント動作の指示する。

■リフレッシュカウンタ３はカウントゲート信号ｇがオ
ンの期間タイミングコントロール回路４からのキャラク
タタイミングＰを数え、１表示行の文字数だけ表示メモ
リ１のアドレスを更新する。

この間表示メモリ１はリフレッシュカウンタ３によって
アドレス指定されたデータを読出してデータバスＤＢに
乗せる。

すなわち、１表示行の最終の１ラスタ期間に表示メモリ
１内の次に表示すべきデータ１行分が読出され、データ
バスＤＢを通して行バッファ６に送られることになる。

行バッファ６は例えばシフトレジスタから成り、新旧デ
ータの入れ換えの際ま新しいデータ１行分が順次入力さ
れるに従い、古いデータ１行分が順次出力される。

次に、本発明による消去動作は次のとおりである０ ■ データ処理部からの消去指示Ｅがオンのとき読出し
、書込みコントロール回路５はライト信号Ｗをオン、ア
ドレス切換信号Ｓをオンとし、表示メモリ１はリフレッ
シュカウンタ３のアドレス指示によりデータバスＤＢの
内容を書込むモードになる。

■ 読出し・書込みコントロール回路５はカウントゲー
ト信号ｇを特別に次のように制御する。

まずディスプレイ装置の仕様が次のとおりであるとする
。

１表示行の表示文字数：Ｎ文字 １画面内の表示行数；Ｍ行 １表示行を構成するラスタ本数：１本 １ラスタを構成するキャラクタタイミング数：ｎ（ｎ＞
Ｎ） すなわちディスプレイ容量（表示メモリ１の容量）はＭ
−Ｎ字であり、リフレッシュカウンタ３もＭ、Ｎ進であ
る。

リフレッシュカウンタ３は通常のリフレッシュ動作では
、１表示行につきＮカウントづつアドレスを更新するこ
とになるが、この更新時間は行バッファ６を用いている
のでリフレッシュタイミングＦがオフになる期間、すな
わち１表示行の最後の１ラスタ期間だけである。

リフレッシュカウンタ３を通常カウントしたままにすれ
ば、１ラスタ期間でｎカウント、１表示行でｌ−ｎカウ
ントアドレス更新が可能である。

そこでｎ≧ｎ′なるｎ′を定め、Ｌ−１−ｎ’＝Ｍ−Ｎ
＋Ｌ−Ｎ−（Ｍ＋Ｌ）・Ｎ−（１）を満足するようにＬ
を決定する。

ｎ′は消去動作のためラスフカランク３が１ラスタ期間
にカウントするカウント数であり、Ｌは消去動作が続く
期間を表示行数で示したものである。

（１）式は、リフレッシュカウンタ３を１表示行につき
ｌ・ｎ′カウントし、これをＬ表示行続けたとき、更新
したアドレス量が表示メモリ１の容量Ｍ−Ｎと、Ｌ表示
行の間リフレッシュカウンタ３が本来のリフレッシュ動
作でカウントすべきカウント量Ｌ−Ｎとの和に等しくな
ることを示している。

従って、読出し、書込みコントロール回路５はキャラク
タタイミングＰをリフレッシュカウンタ３が各ラスタ期
間にｎ′カウントし、これをＬ表示行続けるようにカウ
ントゲート信号ｇを制御する。

■前記■により、リフレッシュカウンタ３はカウントゲ
ート信号ｇにより、Ｌ表示行の間に（Ｍ＋Ｌ）・Ｎカウ
ントだけ表示メモリ１のアドレスを更新することになる
。

この間表示メモリ１はリフレッシュカウンタ３で指定さ
れたアドレスにデータバスＤＢの内容を書込むから、あ
らかじめデータバスＤＢをＮＵＬＬにしておけば表示メ
モリ１の全アドレスにＮＵＬＬが書込まれ表示メモリ１
は全消去されることになる。

リフレッシュカウンタ３は前記の通りＭ−Ｎ進のカウン
タであるから（Ｍ＋Ｌ）・ＮカウントすることはＬ−Ｎ
カウントすることに等しい。

またＬ−Ｎカウントはリフレッシュカウンタ３が通常の
リフレッシュ動作のためし表示行の期間に本来更新すべ
きカウント数である。

従って表示メモリ１の消去動作が終了した後は再びリフ
レッシュカウンタ３と表示文字位置の１：１の関係は元
に戻ることになる。

以上のディスプレイ装置によれば、消去動作に必要な時
間は１画面時間の約Ｌ／Ｍ倍となることがわかる。

また、データバスＤＢの内容をＮＵＬＩ外のコードにし
ておけば、そのコードが表示メモリ１の全アドレスに約
２ミリ秒で書込まれることになる。

以上に述べた如き本発明にあっては、次の如き効果が得
られる。

■表示メモリの全消去または全アドレスへの同一データ
書込み動作を従来の約Ｌ／Ｍ倍以下の処理速度で実行で
きる。

従って表示メモリの専有時間が少なくなり、他装置との
データ転送速度の向上が計れる。

■通常のディスプレイ装置内にもともと存在するリフレ
ッシュカウンタと読出し、書込み制御回路を利用してい
るので装置原価の増加は少ない０ ■演算処理装置のサイクルスチールを行なうマイクロプ
ログラム制御方式のディスプレイ装置では、全消去また
は全アドレスへの同一データ書込み動作によるマイクロ
プログラムスチール時間が少なくなり、従って他装置の
オーバベッドを小さくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例となるディスプレイ装置のブ
ロック図を示す。 符号の説明、１・・・・・・表示メモリ、２・・・・・
・アドレスセレクタ、３・・・・・・リフレッシュカウ
ンタ、４・・・・・・タイミングコントロール回路、５
・・・・・・読出し、書込みコントロール回路、６・・
・・・・行バッファ。

Claims (1)

【特許請求の範囲】
1. １ 表示データを記憶するメモリと、当該メモリのアク
   セスアドレスを発生するものであって１表示行内の１ラ
   スタ期間に１表示行のアドレス分だけ更新されるカウン
   タとを有するラスタスキャン方式のディスプレイ装置に
   おいて、ラスタが所定の表示性分だけスキャンされる期
   間内に前記カウンタを通常より早く更新させて１周期光
   の内容にする手段と、当該手段の動作中前記メモリに同
   一データを書込む手段とを設けたことを特徴とするディ
   スプレイ装置。