JPS59122230A - 初期リセツト信号発生回路 - Google Patents
初期リセツト信号発生回路Info
- Publication number
- JPS59122230A JPS59122230A JP23134882A JP23134882A JPS59122230A JP S59122230 A JPS59122230 A JP S59122230A JP 23134882 A JP23134882 A JP 23134882A JP 23134882 A JP23134882 A JP 23134882A JP S59122230 A JPS59122230 A JP S59122230A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は論理回路等に対して電源投入時に初期リセッ
ト信号を出力する初期リセット信号発生回路に関する。
ト信号を出力する初期リセット信号発生回路に関する。
従来、この種の初期リセット信号発生回路としては第１
図に示すものが知られている。これは第１の血流電源電
圧Ｖ、が印加される入力端子ａ、ｂ間に抵抗Ｉとコンデ
ンｆ２との直列回路からなる積分回路旦を接続するとと
もに定電圧回路４を接続している。なお、端子すは接地
している。前記定電圧回路４は第２の直流電源を形成す
るもので、第１の血流電源電圧Ｖ、よりも低−い電圧Ｖ
２を出力している。そして第１゜第２のＮＰＮ形トラン
ジスタ５，６を設け、上記第１のトランジスタ５はその
ベースをツェナーダイオード７及び抵抗８を直列に介し
て前記抵抗１とコンデンｆ２との接続点に接続し、その
コレクタを抵抗９を介して定電圧回路４の十ｖ２端子に
接続するとともに抵抗１０を介して上記第２のトランジ
スタ６０ペースに接続し、かつそのエミッタを接地して
いる。前記第２のトランジスタ６はそのコレクタを抵抗
ＩＩを介して＋ｖ２端子に接続するとともに出力端子Ｃ
に接続し、そのエミッタを接地している。前記第１．第
２のトランジスタ５，６０ベース・エミッタ間にはそれ
ぞれ抵抗１２．１３が接続されている。前記第２のトラ
ンジスタ６のコレクタと前記ツェナーダイオード７と抵
抗８との接続点との間には正帰還用の抵抗１４が接続さ
れている。
図に示すものが知られている。これは第１の血流電源電
圧Ｖ、が印加される入力端子ａ、ｂ間に抵抗Ｉとコンデ
ンｆ２との直列回路からなる積分回路旦を接続するとと
もに定電圧回路４を接続している。なお、端子すは接地
している。前記定電圧回路４は第２の直流電源を形成す
るもので、第１の血流電源電圧Ｖ、よりも低−い電圧Ｖ
２を出力している。そして第１゜第２のＮＰＮ形トラン
ジスタ５，６を設け、上記第１のトランジスタ５はその
ベースをツェナーダイオード７及び抵抗８を直列に介し
て前記抵抗１とコンデンｆ２との接続点に接続し、その
コレクタを抵抗９を介して定電圧回路４の十ｖ２端子に
接続するとともに抵抗１０を介して上記第２のトランジ
スタ６０ペースに接続し、かつそのエミッタを接地して
いる。前記第２のトランジスタ６はそのコレクタを抵抗
ＩＩを介して＋ｖ２端子に接続するとともに出力端子Ｃ
に接続し、そのエミッタを接地している。前記第１．第
２のトランジスタ５，６０ベース・エミッタ間にはそれ
ぞれ抵抗１２．１３が接続されている。前記第２のトラ
ンジスタ６のコレクタと前記ツェナーダイオード７と抵
抗８との接続点との間には正帰還用の抵抗１４が接続さ
れている。
このものにおいては第１の直流電源電圧ｖｌＯ印加にエ
リコンデンサ２への充電が開始され、コンデンサ２の充
電電圧がツェナーダイオード７のツェナー電圧Ｖｙ、
と第１のトランジスタ５のベース・エミッタ間電圧Ｖ
ＢＨの和に達すると第１のトランジスタ５がオンし、そ
れにより第２のトランジスタ６がオフし、出力端子Ｃの
出力がローレベルからハイレベルに立上がり初期゛リセ
ット信号が発生する。このとき第２のトランジスタ６の
コレクタ電圧の立上がりにより抵抗１４を介して第１の
トランジスタ５のベースに正帰還がかかり初期リセット
信号の立上がりは急峻なものとなる。
リコンデンサ２への充電が開始され、コンデンサ２の充
電電圧がツェナーダイオード７のツェナー電圧Ｖｙ、
と第１のトランジスタ５のベース・エミッタ間電圧Ｖ
ＢＨの和に達すると第１のトランジスタ５がオンし、そ
れにより第２のトランジスタ６がオフし、出力端子Ｃの
出力がローレベルからハイレベルに立上がり初期゛リセ
ット信号が発生する。このとき第２のトランジスタ６の
コレクタ電圧の立上がりにより抵抗１４を介して第１の
トランジスタ５のベースに正帰還がかかり初期リセット
信号の立上がりは急峻なものとなる。
しかしこのものにおいては第１の直流電源電圧Ｖ、の電
位上昇を検出する第１のトランジスタ５のエミッタが接
地さオｔているためツェナーダイオード７を必ず使用し
なければ動作が安定しない欠点があった。すなわち、電
圧Ｖ、の変化に対してトランジスタ５のベース電位の変
化は一般的に２０分の１程度になり、この９少変化を検
出しなければならないためであ゛る。また第１の直流電
源の安定時、すなわち電圧がｖｌに安定しているときに
は常に抵抗９を介して第１のトランジスタ５に電流が流
れることになり消費電力が大きく、特に出力端子Ｃから
の出力−が大きなシンク電流を必要とするときは消費電
力がかなり大きくなる欠点があった。
位上昇を検出する第１のトランジスタ５のエミッタが接
地さオｔているためツェナーダイオード７を必ず使用し
なければ動作が安定しない欠点があった。すなわち、電
圧Ｖ、の変化に対してトランジスタ５のベース電位の変
化は一般的に２０分の１程度になり、この９少変化を検
出しなければならないためであ゛る。また第１の直流電
源の安定時、すなわち電圧がｖｌに安定しているときに
は常に抵抗９を介して第１のトランジスタ５に電流が流
れることになり消費電力が大きく、特に出力端子Ｃから
の出力−が大きなシンク電流を必要とするときは消費電
力がかなり大きくなる欠点があった。
この発明はこのような欠点を除去するために考えられた
もので、ツェナーダイオードを使用せずに充分安定な動
作が得られ、しかも電源安定時の消費電力を充分小さく
できる初期リセット信号発生回路を提供することを目的
とする。
もので、ツェナーダイオードを使用せずに充分安定な動
作が得られ、しかも電源安定時の消費電力を充分小さく
できる初期リセット信号発生回路を提供することを目的
とする。
さらにこの発明はツェナーダイオードを使用することに
よって動作の安定度を更に向上でき、しかもトランジス
タに対して逆バイアスが印加されてもトランジスタを破
壊から保護できる初期リセット信号発生回路を提供でき
るものである０ 〔発明の概要〕 この発明はＰＮＰ形トランジスタとＮＰＮ形トランジス
タとを使用し、ＰＮＰ形トランジスタのベースに積分回
路からの充電電圧を印加し、そのＰＮＰ形トランジスタ
のエミッタを第２の直流電源の正極端に接続するととも
にコレクタをＮＰＮ形トランジスタのベースに接続し、
そのＮＰＮ形トランジスタのコレクタ・エミツタを第２
の直流電源に接続し、第１の直流電源の入力時そのＮＰ
Ｎ形トランジスタのコレクタから初期リセット信号を発
生するものである。
よって動作の安定度を更に向上でき、しかもトランジス
タに対して逆バイアスが印加されてもトランジスタを破
壊から保護できる初期リセット信号発生回路を提供でき
るものである０ 〔発明の概要〕 この発明はＰＮＰ形トランジスタとＮＰＮ形トランジス
タとを使用し、ＰＮＰ形トランジスタのベースに積分回
路からの充電電圧を印加し、そのＰＮＰ形トランジスタ
のエミッタを第２の直流電源の正極端に接続するととも
にコレクタをＮＰＮ形トランジスタのベースに接続し、
そのＮＰＮ形トランジスタのコレクタ・エミツタを第２
の直流電源に接続し、第１の直流電源の入力時そのＮＰ
Ｎ形トランジスタのコレクタから初期リセット信号を発
生するものである。
さらにこの発明はＰＮＰＮ上形ンジスタのベースと積分
回路のコンデンサにおける正極端との間にツェナーダイ
オードを介挿するとともにＰＮＰＮ上形ンジスタのエミ
ッタ・ベース間にダイオードを逆極性にして並列に接続
したものである。
回路のコンデンサにおける正極端との間にツェナーダイ
オードを介挿するとともにＰＮＰＮ上形ンジスタのエミ
ッタ・ベース間にダイオードを逆極性にして並列に接続
したものである。
以下、この発明の一実施例を図面を参照して説明する。
第２図においてａ、ｂは第１の直流電源電圧Ｖ、が印加
される入力端子である。前記入力端子ａ、ｂ間に抵抗２
１とコンデンサ２２とを直列接続してなる積分回路２−
３を接続するとともに定電圧回路２４を接続している。
される入力端子である。前記入力端子ａ、ｂ間に抵抗２
１とコンデンサ２２とを直列接続してなる積分回路２−
３を接続するとともに定電圧回路２４を接続している。
なお端子すは接地している。前記定電圧回路２４は第２
の直流電源を形成するもので、第１の直流電源電圧ｖ、
エリも低い電圧ｖ２を出力している。そしてＰＮＰ形ト
ランジスタ２５及びＮＰＮ形トランジスタ２６を設け、
上記ＰＮＰＮ上形ンジスタＺ５のベースを抵抗２２を介
して前記抵抗２１とコンデンサ２２との接続点に接続す
るとともに抵抗２８を介して接地し、上記トランジスタ
２５のエミッタを＋ｖ２端子に接続し、かつ上記トラン
ジスタ２５のコレクタを抵抗２９を介して上記ＮＰＮ形
トランジスタ２６のベースに接続している０前記ＮＰＮ
形トランジスタ２６はそのコレクタを抵抗３０を介して
＋ｖ２端子に接続し、そのエミッタを接地し、かつその
ベース°エミッタ間に抵抗３１を接続している。前記Ｎ
ＰＮ形トランジスタ２６のコレクタとＰＮＰ形トランジ
スタ２５０ペースとの間に正帰還回路を形成する抵抗３
２を接続し、かつ上記ＮＰＮ形トランジスタ２６のコレ
クタに初期リセット信号の出力端子Ｃを接続して°いる
Ｏこのような構成の本発明実施例装置においては第１の
直流電源電圧ｖＩＯ印加直後は積分回路２３のコンデン
−９−２２の充電電圧が低いので電流がＰＮＰ形トラン
ジスタ２５のエミッタ・ベースがら抵抗２８を介して接
地へ流れるとともに抵抗２７及びコンデンサ２２を介し
て接地−＼流れ、ＰＮＰ形トランジスタ２５がオンし、
これにエリＮＰＮ形トランジスタ２６もオンし、出力端
子ｃ （Ｄ 出力がローレベルになっている。
の直流電源を形成するもので、第１の直流電源電圧ｖ、
エリも低い電圧ｖ２を出力している。そしてＰＮＰ形ト
ランジスタ２５及びＮＰＮ形トランジスタ２６を設け、
上記ＰＮＰＮ上形ンジスタＺ５のベースを抵抗２２を介
して前記抵抗２１とコンデンサ２２との接続点に接続す
るとともに抵抗２８を介して接地し、上記トランジスタ
２５のエミッタを＋ｖ２端子に接続し、かつ上記トラン
ジスタ２５のコレクタを抵抗２９を介して上記ＮＰＮ形
トランジスタ２６のベースに接続している０前記ＮＰＮ
形トランジスタ２６はそのコレクタを抵抗３０を介して
＋ｖ２端子に接続し、そのエミッタを接地し、かつその
ベース°エミッタ間に抵抗３１を接続している。前記Ｎ
ＰＮ形トランジスタ２６のコレクタとＰＮＰ形トランジ
スタ２５０ペースとの間に正帰還回路を形成する抵抗３
２を接続し、かつ上記ＮＰＮ形トランジスタ２６のコレ
クタに初期リセット信号の出力端子Ｃを接続して°いる
Ｏこのような構成の本発明実施例装置においては第１の
直流電源電圧ｖＩＯ印加直後は積分回路２３のコンデン
−９−２２の充電電圧が低いので電流がＰＮＰ形トラン
ジスタ２５のエミッタ・ベースがら抵抗２８を介して接
地へ流れるとともに抵抗２７及びコンデンサ２２を介し
て接地−＼流れ、ＰＮＰ形トランジスタ２５がオンし、
これにエリＮＰＮ形トランジスタ２６もオンし、出力端
子ｃ （Ｄ 出力がローレベルになっている。
その後コンデンサ２２の充電電圧が
Ｒ＋Ｒ
（Ｖ２−ＶＢＥ ） ２７．、、 ｚｎ （但し、
ＶＩＩＥはＰＮＰ形トランジスタ２５のベース・エミッ
タ間電圧。
ＶＩＩＥはＰＮＰ形トランジスタ２５のベース・エミッ
タ間電圧。
Ｒ２７は抵抗２７の抵抗値、Ｒ２８は抵抗２８の抵抗値
である。）に達するとＰ’ＮＰ形トランジスタ２５のベ
ース電流が流れなくなり、そのトランジスタ２５がオフ
し、ＮＰＮ形トランジスタ２６もオフする。しかしてｄ
刃端子Ｃのレベルがローレベルからハイレベルに立上が
る。このときＮＰＮ）ランジスタ２６のコレクタ出力が
抵抗３２を介してＰ Ｎ Ｐ形トランジスタ２５のベー
スに正帰還されるのでトランジスタ２５は急激にオフさ
れ出力端子Ｃの立上がりは急俊なものになる。こうして
出力端子Ｃから急俊な立上がりの初期リセット信号が発
生することになる０ そしてこの回路においてはＰＮＰ形トシト２ンジスタ２
５ミッタを＋Ｖ２端子に接続しているので、電圧ｖ１の
変化に対してＰＮＰ形トランジスタ２５のベース電位の
変化は２〜３分の１より小さくなることがなく、ツェナ
ーダイオードを使用しなくても確実な検出ができ充分に
安定な動作ができる。また第１の直流電源が電圧ｖＩに
安定しているときにはＰＮＰ形トランジスタ２５及びＮ
ＰＮ形トランジスタ２６の両方ともオフしているので、
全体としての消費電力は充分に小さく、たとえ出力端子
Ｃからの出力のシンク電流が増加しても消費電力は変化
しない。
である。）に達するとＰ’ＮＰ形トランジスタ２５のベ
ース電流が流れなくなり、そのトランジスタ２５がオフ
し、ＮＰＮ形トランジスタ２６もオフする。しかしてｄ
刃端子Ｃのレベルがローレベルからハイレベルに立上が
る。このときＮＰＮ）ランジスタ２６のコレクタ出力が
抵抗３２を介してＰ Ｎ Ｐ形トランジスタ２５のベー
スに正帰還されるのでトランジスタ２５は急激にオフさ
れ出力端子Ｃの立上がりは急俊なものになる。こうして
出力端子Ｃから急俊な立上がりの初期リセット信号が発
生することになる０ そしてこの回路においてはＰＮＰ形トシト２ンジスタ２
５ミッタを＋Ｖ２端子に接続しているので、電圧ｖ１の
変化に対してＰＮＰ形トランジスタ２５のベース電位の
変化は２〜３分の１より小さくなることがなく、ツェナ
ーダイオードを使用しなくても確実な検出ができ充分に
安定な動作ができる。また第１の直流電源が電圧ｖＩに
安定しているときにはＰＮＰ形トランジスタ２５及びＮ
ＰＮ形トランジスタ２６の両方ともオフしているので、
全体としての消費電力は充分に小さく、たとえ出力端子
Ｃからの出力のシンク電流が増加しても消費電力は変化
しない。
次にこの発明の他の実施例を図面を参照して説明する。
なお、前記実施例と同一の部分には同一符号を付して詳
細な説明は省略する。
細な説明は省略する。
これは第３図に−示すように抵抗２７に換えてツェナー
ダイオード３３をそのアノードをＰＮＰ形トランジスタ
２５０ベース側にして直列に介挿するとともにＮＰＮ形
トランジスタ２６のコレクタとＰＮＰ形トランジスタ２
５のベースとの間に抵抗３２どともにダイオード３４を
そのカンードをトランジッタ２６のコレクタ側にして直
列に介挿し、かつ積分回路２３の抵抗２Ｊにダイオード
３５を逆極性にして並列に接続するとともにＰＮＰ形ト
ランジスタ２５のベースと＋Ｖ２端子との間にダイオー
ド３６を逆極性に接続したものである。
ダイオード３３をそのアノードをＰＮＰ形トランジスタ
２５０ベース側にして直列に介挿するとともにＮＰＮ形
トランジスタ２６のコレクタとＰＮＰ形トランジスタ２
５のベースとの間に抵抗３２どともにダイオード３４を
そのカンードをトランジッタ２６のコレクタ側にして直
列に介挿し、かつ積分回路２３の抵抗２Ｊにダイオード
３５を逆極性にして並列に接続するとともにＰＮＰ形ト
ランジスタ２５のベースと＋Ｖ２端子との間にダイオー
ド３６を逆極性に接続したものである。
このものにおいてはツェナーダイオード３３を使用する
ことによって電圧ＶＩの欧化の検圧感度がさらに向上し
動作の安定度をより向上できる。またダイオード３６の
作用によりＰＮＰ形トランジスタ２５のベース・エミッ
タ間に逆バイアスがかかつてもそのトランジスタ２５を
破壊から保護できる。さらにダイオード３４０作用にエ
リ出力の負荷変化による正帰還の変化を防止できる。
ことによって電圧ＶＩの欧化の検圧感度がさらに向上し
動作の安定度をより向上できる。またダイオード３６の
作用によりＰＮＰ形トランジスタ２５のベース・エミッ
タ間に逆バイアスがかかつてもそのトランジスタ２５を
破壊から保護できる。さらにダイオード３４０作用にエ
リ出力の負荷変化による正帰還の変化を防止できる。
以上詳述したようにこの発明によればツェナーダイオー
ドを使用せずに充分に安定な動作が得られ、しかも電源
安定時の消費電力を充分小さくできる初期リセット信号
発生回路を提供できるものであるＱ またこの発明によればツェナーダイオードを使用するこ
とによって動作の安定度を更に向」二でき、しかもトラ
ンジスタを逆バイアス印加による破壊から保護できる初
期リセット信号発生回路を提供できるものである０
ドを使用せずに充分に安定な動作が得られ、しかも電源
安定時の消費電力を充分小さくできる初期リセット信号
発生回路を提供できるものであるＱ またこの発明によればツェナーダイオードを使用するこ
とによって動作の安定度を更に向」二でき、しかもトラ
ンジスタを逆バイアス印加による破壊から保護できる初
期リセット信号発生回路を提供できるものである０
第１図ｔま従来例を示す回路図、第２図はこの発明の一
実施例を示す回路図、第３図はこの発明の他の実施例を
示す回路図である０ ２３・・・積分回路、２４・・・定電圧回路、２５・・
・Ｐ Ｎ Ｐ 形）ランジッタ、２６・・・ＮＰＮ形ト
ランジスタ、３２・・・正帰還用抵抗、３３・・・ツェ
ナーダイオード、３６・・・ダイオード。 出願人代理人 弁理士 鈴 江 武 彦第１図 箔２ 図 フ乙 第 ３閤
実施例を示す回路図、第３図はこの発明の他の実施例を
示す回路図である０ ２３・・・積分回路、２４・・・定電圧回路、２５・・
・Ｐ Ｎ Ｐ 形）ランジッタ、２６・・・ＮＰＮ形ト
ランジスタ、３２・・・正帰還用抵抗、３３・・・ツェ
ナーダイオード、３６・・・ダイオード。 出願人代理人 弁理士 鈴 江 武 彦第１図 箔２ 図 フ乙 第 ３閤
Claims (2)
- （１）第１の直流電源からへ圧を印加されてコンデンサ
への充電を開始する積分回路と、この積分回路のコンデ
ンサの充電電圧がベースに印加され、上記第１の直流電
源よりも出力電圧が低い第２の直流電源の正圧端にエミ
ッタを接続したＰＮＰ形トランジスタと、このＰＮＰ形
トシンジスタのコレクタにベースを接続し、上記第２の
直流電源にコレクタ・エミッタを接続したＮＰＮ形トラ
ンジスタと、このＮＰＮ形トランジスタのコレクタと上
記ＰＮＰ形トランジスタのベースとの間に接続された正
帰還回路とを具備し、前記第１の直流電源の入力により
前記ＮＰＮ形トランジスタのコレクタから初期リセット
信号を出力することを特徴とする初期リセット信号発生
回路。 - （２）第１の直流電源から電圧を印加されてコンデンサ
への充電を開始する積分回路と、この積分回路のコンデ
ンサの正極端にカソードを接続したツェナーダイオード
と、このツェナーダイオードのアノードにベースを接続
し、上記第１の直流電源↓りも出力電圧の低い第２の直
流電源の正極端にエミッタを接続したＰＮＰ形トランジ
スタと、このＰＮＰ形トランジスタのコレクタにエミッ
タを接続し、上記第２の直流電源にコレクタ・エミッタ
を接続したＮＰＮ形トランジスタと、このＮＰＮ形トラ
ンジスタのコレクタと上記ＰＮＰ形トランジスタのベー
スとの間に接続された正帰還回路と、上記ＰＮＰ形トラ
ンジスタのベースにアノードを接続し、上記第２の直流
電源の正極端にカソードを接続したダイオードとを具備
し、前記第１の直流電源の入力により前記Ｎ Ｐ Ｎ形
トランジスタのコレクタから初期リセット信号を出力す
ることを特徴とする初期リセット信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23134882A JPS59122230A (ja) | 1982-12-28 | 1982-12-28 | 初期リセツト信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23134882A JPS59122230A (ja) | 1982-12-28 | 1982-12-28 | 初期リセツト信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122230A true JPS59122230A (ja) | 1984-07-14 |
Family
ID=16922216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23134882A Pending JPS59122230A (ja) | 1982-12-28 | 1982-12-28 | 初期リセツト信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122230A (ja) |
-
1982
- 1982-12-28 JP JP23134882A patent/JPS59122230A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59122230A (ja) | 初期リセツト信号発生回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPH0413692Y2 (ja) | ||
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JP2602610Y2 (ja) | パワーオンリセット回路 | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JPH0261814B2 (ja) | ||
| JPH0360222B2 (ja) | ||
| JP3443266B2 (ja) | 定電圧回路 | |
| JPH0352031Y2 (ja) | ||
| JPS5919422A (ja) | 電圧制御発振回路 | |
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JPH0346574Y2 (ja) | ||
| JPS5941663Y2 (ja) | 垂直出力回路 | |
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JPS6018017A (ja) | リセツト回路 | |
| JPH0438590Y2 (ja) | ||
| JP2846330B2 (ja) | リセット回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS61177160A (ja) | スイツチング制御回路 | |
| JPH0250615A (ja) | リセット回路 | |
| JPS61216511A (ja) | 遅延回路 | |
| JPS6066626A (ja) | 直流電圧電源の出力低下検知装置 | |
| JPS6193714A (ja) | デユ−テイ変換回路 |