JPS59122041A - ポーリング方式 - Google Patents
ポーリング方式Info
- Publication number
- JPS59122041A JPS59122041A JP22316082A JP22316082A JPS59122041A JP S59122041 A JPS59122041 A JP S59122041A JP 22316082 A JP22316082 A JP 22316082A JP 22316082 A JP22316082 A JP 22316082A JP S59122041 A JPS59122041 A JP S59122041A
- Authority
- JP
- Japan
- Prior art keywords
- polling
- address
- flag
- output
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は特にマイクロプロセッサを用いたポーリング方
式の改良に関するものである。
式の改良に関するものである。
（２）従来技術及び問題点
従来入力装置から、マイクロプロセッサにデータを送出
する場合には、入力ポートにフラグを立て、又マイクロ
プロセッサから出力装置にデータを送出する時は、出力
ボートに７ラグを立てる。
する場合には、入力ポートにフラグを立て、又マイクロ
プロセッサから出力装置にデータを送出する時は、出力
ボートに７ラグを立てる。
そして、データの送受が完了した時点でフラグをリセッ
トする。このためマイクロプロセッサは、データの送受
が完了したか否かをチェックするため、各を入出力ボー
トを順次ポーリングして、各ボートにフラグが立ってい
るか否かのチェ、りを行なっている。
トする。このためマイクロプロセッサは、データの送受
が完了したか否かをチェックするため、各を入出力ボー
トを順次ポーリングして、各ボートにフラグが立ってい
るか否かのチェ、りを行なっている。
このポーリングは、マイクロプロセッサのソフトウェア
で行なわれるが、このため、ポーリング中は、他の処理
ができない欠点がある。このことは、入出力ボートが多
くなればなる程ポーリング処理に要する時間が長くなる
ので、大きな問題となってくる。
で行なわれるが、このため、ポーリング中は、他の処理
ができない欠点がある。このことは、入出力ボートが多
くなればなる程ポーリング処理に要する時間が長くなる
ので、大きな問題となってくる。
（３）発明の目的と構成
本発明目的は、ポーリングをハードウェアで行い、フラ
グをレジスタ上にデープル化することで、ソフトウェア
の負担を軽減することで、高速ボ−リング方式を提供す
るものである。この様な目的は、本発明によれば、複数
の端末装置に対し、順次処理装置からアドレス信号を出
力してポーリングし、ポーリングした端末装置との間で
データの送受を行なうポーリング方式において、該端末
装置の状態を示すフラグをセットするシフトレジスタ、
該シフトレジスタ出力を並列信号に変換する直並列変換
手段とを具備し、該複数の端末装置からのポーリングに
対して出されるフラグを順次該シフトレジスタにセ、ト
シ、該シフトレジスタ出力を並列に変換して該処理装置
に入力する様にしたことを特徴とするポーリング方式に
よって達成される。
グをレジスタ上にデープル化することで、ソフトウェア
の負担を軽減することで、高速ボ−リング方式を提供す
るものである。この様な目的は、本発明によれば、複数
の端末装置に対し、順次処理装置からアドレス信号を出
力してポーリングし、ポーリングした端末装置との間で
データの送受を行なうポーリング方式において、該端末
装置の状態を示すフラグをセットするシフトレジスタ、
該シフトレジスタ出力を並列信号に変換する直並列変換
手段とを具備し、該複数の端末装置からのポーリングに
対して出されるフラグを順次該シフトレジスタにセ、ト
シ、該シフトレジスタ出力を並列に変換して該処理装置
に入力する様にしたことを特徴とするポーリング方式に
よって達成される。
（４）発明の実施例
以下本発明を実施例に基づいて説明する。第１図は本発
明の実施例を、第２図はそのタイムチャートをそれぞれ
示す。図中ＡＳはアドレス走査回路、ＷＧは書込みパル
ス発生回路、ｌ１０ｏ〜ｌ１０７は入出力装置、ＳＦＴ
はシフトレジスタ、ＲＥＧは内部レジスタである。
明の実施例を、第２図はそのタイムチャートをそれぞれ
示す。図中ＡＳはアドレス走査回路、ＷＧは書込みパル
ス発生回路、ｌ１０ｏ〜ｌ１０７は入出力装置、ＳＦＴ
はシフトレジスタ、ＲＥＧは内部レジスタである。
以下第２図のタイムチャートに従って動作を説明する。
第１図中のアドレス走査回路ＡＳには、マイクロプロセ
ッサのクロックＭＰＵＣＬＫが入力し、入出力回路ｌ１
０ｏ〜７の選択アドレスＡＤＤＲを発生する。入出力回
路ｌ１０ｏ〜７は、アドレスデコーダを内蔵し、各Ｉ１
０の設定アドレスと、選択アドレスＡＤＤＲが一致した
場合のみ、Ｉｌｏの状態を部レジスタＲＥＧに書き込み
、同時にシフトしシリアルパラレル変換を行う。書込み
パルス発生回路ＷＧＩ′ｉ、、内部レジスタＲＥＧの書
込み用パルス発生回路であり、選択アドレスＡＤＤＲ，
クロックＭＰＵＣＬＫを入力とする。内部レジスタＲＥ
Ｇには書込みパルスＷＥで第２図で示されるようなタイ
ミングでフラグＦ１〜Ｆ７が畳込まれる。
ッサのクロックＭＰＵＣＬＫが入力し、入出力回路ｌ１
０ｏ〜７の選択アドレスＡＤＤＲを発生する。入出力回
路ｌ１０ｏ〜７は、アドレスデコーダを内蔵し、各Ｉ１
０の設定アドレスと、選択アドレスＡＤＤＲが一致した
場合のみ、Ｉｌｏの状態を部レジスタＲＥＧに書き込み
、同時にシフトしシリアルパラレル変換を行う。書込み
パルス発生回路ＷＧＩ′ｉ、、内部レジスタＲＥＧの書
込み用パルス発生回路であり、選択アドレスＡＤＤＲ，
クロックＭＰＵＣＬＫを入力とする。内部レジスタＲＥ
Ｇには書込みパルスＷＥで第２図で示されるようなタイ
ミングでフラグＦ１〜Ｆ７が畳込まれる。
一方マイクロプロセッサは読出しパルスＲＥを内部レジ
スタＲＥＧに入力し、内部レジスタＲＥＧの内容をデー
タバスＤＢｕｓを通して読出す。
スタＲＥＧに入力し、内部レジスタＲＥＧの内容をデー
タバスＤＢｕｓを通して読出す。
（５）発明の効果
以上の如く、本発明によれば、１回のポーリングでｎ個
の入出力装置の状態ビットを参照する事ができ、従来の
全ソフトウェア処理方式がｎ回のポーリングを必要とす
るのに比べて、格段に実行時間を短縮する事ができる。
の入出力装置の状態ビットを参照する事ができ、従来の
全ソフトウェア処理方式がｎ回のポーリングを必要とす
るのに比べて、格段に実行時間を短縮する事ができる。
第１図は本発明の実施例を示す図、
第２図は本発明の詳細な説明するだめのタイムチャート
である。図中ｌ１０ｏ〜Ｉ １０７は入出力装置、ＳＦ
Ｔはシフトレジスタ、ＲＥＧは内部レジスタ、ＡＳはア
ドレス走査回路’Ｉ ＷＧは書込みパルス発生回路で・
ある。
である。図中ｌ１０ｏ〜Ｉ １０７は入出力装置、ＳＦ
Ｔはシフトレジスタ、ＲＥＧは内部レジスタ、ＡＳはア
ドレス走査回路’Ｉ ＷＧは書込みパルス発生回路で・
ある。
Claims (1)
- 複数の端末装置に対し、順次処理装置からアドレス信号
を出力してポーリングし、ポーリングした端末装置との
間でデータの送受を行なうポーリング方式において、該
端末装置の状態を示すフラグをセットするシフトレジス
タ、該シフトレジスタ出力を並列信号に変換する直並列
変換手段とを具備し、該複数の端末装置からのポーリン
グに対して出されるフラグを順次該シフトレジスタにセ
ットし、該シフトレジスタ出力を並列に変換して該処理
装置に入力する様にしたことを特徴とするポーリング方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22316082A JPS59122041A (ja) | 1982-12-20 | 1982-12-20 | ポーリング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22316082A JPS59122041A (ja) | 1982-12-20 | 1982-12-20 | ポーリング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122041A true JPS59122041A (ja) | 1984-07-14 |
| JPH0215145B2 JPH0215145B2 (ja) | 1990-04-11 |
Family
ID=16793728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22316082A Granted JPS59122041A (ja) | 1982-12-20 | 1982-12-20 | ポーリング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122041A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652949A (en) * | 1979-10-05 | 1981-05-12 | Hitachi Ltd | Interruption control method |
| JPS57141158A (en) * | 1981-02-26 | 1982-09-01 | Fujitsu Ltd | Communication control system |
| JPS57185746A (en) * | 1981-05-11 | 1982-11-16 | Nec Corp | Information collecting system for slave station |
-
1982
- 1982-12-20 JP JP22316082A patent/JPS59122041A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652949A (en) * | 1979-10-05 | 1981-05-12 | Hitachi Ltd | Interruption control method |
| JPS57141158A (en) * | 1981-02-26 | 1982-09-01 | Fujitsu Ltd | Communication control system |
| JPS57185746A (en) * | 1981-05-11 | 1982-11-16 | Nec Corp | Information collecting system for slave station |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215145B2 (ja) | 1990-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPS5826B2 (ja) | リフレツシユメモリの時分割制御方式 | |
| JPS59122041A (ja) | ポーリング方式 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS59101089A (ja) | メモリ回路 | |
| JPH05266685A (ja) | 記憶装置 | |
| JPH08106430A (ja) | データ転送方法 | |
| JPH0245888A (ja) | 直線及び輝度の補間発生回路 | |
| JP3255429B2 (ja) | メモリ・インタフェース回路 | |
| JPH01179291A (ja) | 半導体記憶装置 | |
| JPS60117286A (ja) | 映像表示制御装置 | |
| JPH07210496A (ja) | データ転送装置 | |
| JP2001005742A (ja) | データ転送方式 | |
| JPH1011414A (ja) | マイクロコンピュータ | |
| JPS6030037B2 (ja) | メモリアドレス方式 | |
| JPH027140A (ja) | メモリ・アクセス方式 | |
| JPS61130989A (ja) | Ｘ線画像処理装置 | |
| JPS60101634A (ja) | 平均化処理装置 | |
| JPH1155093A (ja) | パルス発生装置 | |
| JPH1153298A (ja) | メモリアドレスラッチ方式 | |
| JPH03144840A (ja) | チップ選択方式 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH0354647A (ja) | メモリアクセス方式 | |
| JPS60111559A (ja) | ダイヤルパルス送出回路 |