JPH0245888A - 直線及び輝度の補間発生回路 - Google Patents
直線及び輝度の補間発生回路Info
- Publication number
- JPH0245888A JPH0245888A JP19668688A JP19668688A JPH0245888A JP H0245888 A JPH0245888 A JP H0245888A JP 19668688 A JP19668688 A JP 19668688A JP 19668688 A JP19668688 A JP 19668688A JP H0245888 A JPH0245888 A JP H0245888A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- register
- holding mode
- vector
- point information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、グラフィックデイスプレィ等の直線や輝度の
補間発生回路に関する。
補間発生回路に関する。
［発明の概要］
直線や輝度の補間発生回路において、連続したベクター
の補間を行なう時、外部からセ・ントされた始点情報と
前回のベクターの補間終了点情報とを選択するセレクタ
と、このセレクタの出力を保持する為のレジスタを設け
た構成とした。
の補間を行なう時、外部からセ・ントされた始点情報と
前回のベクターの補間終了点情報とを選択するセレクタ
と、このセレクタの出力を保持する為のレジスタを設け
た構成とした。
これにより、次のベクターの補間の始点情報のレジスフ
セットを省略し、補間を高速に行なうことを可能にする
ものである。
セットを省略し、補間を高速に行なうことを可能にする
ものである。
従来、２点間の補間を行なう時、補間発生回路には、外
部から始点情報、２点間の長さ、傾き等の情報がセット
されて補間が開始される。
部から始点情報、２点間の長さ、傾き等の情報がセット
されて補間が開始される。
この時、直線や輝度のベクターの補間を連続して行なう
場合（第２図）、最初のベクターの補間（Ａ−８間）の
終了点Ｂ（Ｘ、、Ｙｌｌ）は、次のベクターの補間（Ｂ
−Ｃ間）の始点となるが、Ｂ−Ｃ間の補間も、Ａ−８間
の補間と同様に、始点情報２点間の長さ、傾き等の情報
をセットしていた。
場合（第２図）、最初のベクターの補間（Ａ−８間）の
終了点Ｂ（Ｘ、、Ｙｌｌ）は、次のベクターの補間（Ｂ
−Ｃ間）の始点となるが、Ｂ−Ｃ間の補間も、Ａ−８間
の補間と同様に、始点情報２点間の長さ、傾き等の情報
をセットしていた。
〔発明が解決しようとする課題１
この為に、短い距離の補間や多数の補間を同時に行なう
ような補間発生装置においては、レジスターへのセット
が増大し、連続したベクターの補間時、全体の補間遠度
が遅くなるという課題があった。
ような補間発生装置においては、レジスターへのセット
が増大し、連続したベクターの補間時、全体の補間遠度
が遅くなるという課題があった。
〔課題を解決する為の手段１
本発明は上記課題を解決する為に、始点情報がセットさ
れたレジスタと、前回のベクターの補間終了点を選択す
る為のセレクタ（以降、保持モードセレクタと呼ぶ）を
設け、さらに保持モードセレクタの出力を保持する為の
レジスタ（以降、保持モードレジスタと呼ぶ）を設けた
構成とし、連続したベクターの補間時に、２本目以降の
ベクターの始点情報のレジスターへのセットを、省略し
て補間を行なえるようにした。
れたレジスタと、前回のベクターの補間終了点を選択す
る為のセレクタ（以降、保持モードセレクタと呼ぶ）を
設け、さらに保持モードセレクタの出力を保持する為の
レジスタ（以降、保持モードレジスタと呼ぶ）を設けた
構成とし、連続したベクターの補間時に、２本目以降の
ベクターの始点情報のレジスターへのセットを、省略し
て補間を行なえるようにした。
［作用１
外部より、始点情報がセットされると、保持モードセレ
クタの出力は、その値がセレクトされる。
クタの出力は、その値がセレクトされる。
セレクトされたデータは、保持モードレジスタに補間開
始時にラッチされ、この値を始点とじて補間を行なう。
始時にラッチされ、この値を始点とじて補間を行なう。
次のベクターの開始時は、保持モードセレクタに、前回
のベクターの補間終了点がセレクトされる。保持モード
レジスタには、このデータがラッチされる。すなわち、
前回のベクターの補間終了点が、次のベクターの補間の
始点となり、この位置から、補間を開始する。
のベクターの補間終了点がセレクトされる。保持モード
レジスタには、このデータがラッチされる。すなわち、
前回のベクターの補間終了点が、次のベクターの補間の
始点となり、この位置から、補間を開始する。
か（して、連続したベクターの補間を行なう場合、２本
目以降のベクターの始点情報のレジスタへのセットを省
略して、補間が実行できる。
目以降のベクターの始点情報のレジスタへのセットを省
略して、補間が実行できる。
［実施例］
以下、本発明を、図示の実施例に基いて、説明する。第
１［］は、本発明の実施例を示す為のブロック図である
。
１［］は、本発明の実施例を示す為のブロック図である
。
第１図の１〜１０で構成される部分が整数部の補間発生
部１７．１１〜１６で構成される部分が小数部の補開発
主部１８である。
部１７．１１〜１６で構成される部分が小数部の補開発
主部１８である。
１．１１は整数部、小数部のそれぞれの傾き情報をセッ
トするレジスタである。８．１６は整数部、小数部のそ
れぞれの始点情報をセットするレジスタである。２．１
２は前段のデータをラッチするレジスタである。３．１
３は整数部、小数部のそれぞれの現在の補間値（以降カ
レントポジションと呼ぶ）と、傾き情報を加算する加算
器である。４．１４は補間開始時、補間中及び補間終了
後のデータをセレクトするセレクタである。
トするレジスタである。８．１６は整数部、小数部のそ
れぞれの始点情報をセットするレジスタである。２．１
２は前段のデータをラッチするレジスタである。３．１
３は整数部、小数部のそれぞれの現在の補間値（以降カ
レントポジションと呼ぶ）と、傾き情報を加算する加算
器である。４．１４は補間開始時、補間中及び補間終了
後のデータをセレクトするセレクタである。
５．１５は、前段のセレクタのデータをラッチするパイ
プラインレジスタである６６はパイプラインレジスタ５
の出力データと、オフセット値を加算する加算器である
。７は加算器６の出力をラッチするパイプラインレジス
タである。
プラインレジスタである６６はパイプラインレジスタ５
の出力データと、オフセット値を加算する加算器である
。７は加算器６の出力をラッチするパイプラインレジス
タである。
９は外部よりセットした始点情報（レジスタ８の出力）
をセレクトするか、それとも補間終了点（レジスタ５の
出力）をセレクトするかの保持モードセレクタである。
をセレクトするか、それとも補間終了点（レジスタ５の
出力）をセレクトするかの保持モードセレクタである。
１０は保持モードセレクタ９の出力をラッチする保持モ
ードレジスタである。
ードレジスタである。
次に実際の動作について説明する。
第２図１’Ａ（ＸＯｌＹＯ）、Ｂ （ｘａ、ｙｍ）Ｃ（
Ｘｃ、Ｙｃ）間を連続して補間する場合を考える。
Ｘｃ、Ｙｃ）間を連続して補間する場合を考える。
点Ａ、Ｂ間の補間を行なう場合、まず、レジスタ１．８
．１１．１６にそれぞれ整数部、小数部の始点情報（Ｃ
Ｉ、ＣＦ）と、傾き情報（ＳＩ、ＳＦ）が、図示してい
ない前段のプロセッサから順次セットされる。
．１１．１６にそれぞれ整数部、小数部の始点情報（Ｃ
Ｉ、ＣＦ）と、傾き情報（ＳＩ、ＳＦ）が、図示してい
ない前段のプロセッサから順次セットされる。
次に、該前段のプロセッサから出力される５ＴＡＲＴ信
号により、保持モードレジスタｌＯにカレントポジショ
ンが、かつ、レジスタ２．１２に傾き情報が各々セット
される。この時、保持モードセレクタ９はレジスタ８の
出力（始点情報ＣＩ）がセレクトされている。
号により、保持モードレジスタｌＯにカレントポジショ
ンが、かつ、レジスタ２．１２に傾き情報が各々セット
される。この時、保持モードセレクタ９はレジスタ８の
出力（始点情報ＣＩ）がセレクトされている。
続いて、該前段のプロセッサから出力される５ＴＳＴ信
号によりセレクタ４．１４は、それぞれ保持モードレジ
スタｌＯ、レジスタ１６の出力がセレクトされる。
号によりセレクタ４．１４は、それぞれ保持モードレジ
スタｌＯ、レジスタ１６の出力がセレクトされる。
さらに、該前段のプロセッサから出力されるバイブライ
ンクロックＰ Ｉ ＣＬＫＯｌＰ Ｉ ＣＬＫｌ、ＰＩ
ＣＬＫ２が順次イネーブルになる。イネーブルの期間、
クロックＣＬＫのサイクルごとに、加算器３．１３で、
カレントポジション（パイプラインレジスタ５．１５の
出力）と傾き情報（レジスタ２．１２の出力ｓｒ、ＳＦ
）が加算され、補間が実行される。この時、小数部の補
間発生部１８でオーバーフローが生ずると、加算器１３
のキャリイアウド信号ＣＹにより加算器３には、さらに
＋１ （もしくは−１）が加算される。この間セレクタ
４．１４は加算器３．１３の出力がセレクトされる。補
間が終了すると、セレクタ４．１４はパイプラインレジ
スタ５．１５の出力をセレクトし、カレントポジション
を保持する。
ンクロックＰ Ｉ ＣＬＫＯｌＰ Ｉ ＣＬＫｌ、ＰＩ
ＣＬＫ２が順次イネーブルになる。イネーブルの期間、
クロックＣＬＫのサイクルごとに、加算器３．１３で、
カレントポジション（パイプラインレジスタ５．１５の
出力）と傾き情報（レジスタ２．１２の出力ｓｒ、ＳＦ
）が加算され、補間が実行される。この時、小数部の補
間発生部１８でオーバーフローが生ずると、加算器１３
のキャリイアウド信号ＣＹにより加算器３には、さらに
＋１ （もしくは−１）が加算される。この間セレクタ
４．１４は加算器３．１３の出力がセレクトされる。補
間が終了すると、セレクタ４．１４はパイプラインレジ
スタ５．１５の出力をセレクトし、カレントポジション
を保持する。
続いてＢ−Ｃ間の補間の時は、保持モードセレクタ９は
、パイプラインレジスタ５の出力（補間終了点Ｂ（Ｘ、
、Ｙｌｌ））をセレクトする。５ＴＡＲＴ信号により、
パイプラインレジスタ１０には、Ｂ （Ｘ、、ｙｓ）の
値がラッチされ、カレントポジションとなり、レジスタ
２．１２には、傾き情報がラッチされる。以下、Ａ−８
間と同様に補間を行なう、第３図にその時のタイミング
チャートを示す。この様に作成されたデータが、図示し
ていない後段のフレームバッファに格納され、ＣＲＴ上
に描画されるものである。
、パイプラインレジスタ５の出力（補間終了点Ｂ（Ｘ、
、Ｙｌｌ））をセレクトする。５ＴＡＲＴ信号により、
パイプラインレジスタ１０には、Ｂ （Ｘ、、ｙｓ）の
値がラッチされ、カレントポジションとなり、レジスタ
２．１２には、傾き情報がラッチされる。以下、Ａ−８
間と同様に補間を行なう、第３図にその時のタイミング
チャートを示す。この様に作成されたデータが、図示し
ていない後段のフレームバッファに格納され、ＣＲＴ上
に描画されるものである。
他の例として、第４図に示す太線の直線補間の時の動作
について説明する。
について説明する。
太線の直線補間の場合は、単線の基準線の補間値にオフ
セット値を加算することにより実現できる。たとえば第
５図のようなオフセット値を４種類もつ３本線の太線の
場合、基準点Ａ（ＸＯｌＹＯ）に対し、Ａ１へＡ４は次
の様なオフセット値となる。
セット値を加算することにより実現できる。たとえば第
５図のようなオフセット値を４種類もつ３本線の太線の
場合、基準点Ａ（ＸＯｌＹＯ）に対し、Ａ１へＡ４は次
の様なオフセット値となる。
Ｘ１＝ＸＯ（ｘ；ｒ＝ｏ）
Ｙ１＝ＹＯ−１（Ｙ；、＝−１）
Ｘ２＝ＸＯ＋ｌ （ｘａｒ＝＋ｔ）Ｙ２＝ＹＯ（Ｙ
ｏＦ＝Ｏ） Ｘ３＝ＸＯ（ｘｏｒ＝ｏ） Ｙ３＝ＹＯ＋１ （Ｙｏ、＝−１）Ｘ４＝ＸＯ−１
（Ｘ；、＝１） Ｙ４＝ＹＯ（Ｙｉ＋ｒ＝Ｏ） 第１図は車軸の時のブロック図であるが、Ｘ、Ｙ座標の
２軸の場合は、各軸とも、それぞれこの回路を持つこと
になる。まず、最初の１本綿の補間は、第２図の単線の
時と同様な動作を行なう。
ｏＦ＝Ｏ） Ｘ３＝ＸＯ（ｘｏｒ＝ｏ） Ｙ３＝ＹＯ＋１ （Ｙｏ、＝−１）Ｘ４＝ＸＯ−１
（Ｘ；、＝１） Ｙ４＝ＹＯ（Ｙｉ＋ｒ＝Ｏ） 第１図は車軸の時のブロック図であるが、Ｘ、Ｙ座標の
２軸の場合は、各軸とも、それぞれこの回路を持つこと
になる。まず、最初の１本綿の補間は、第２図の単線の
時と同様な動作を行なう。
１本口の補間が終了すると（Ａ−８間）、加算器６には
、次の線分（始点第５図Ａｔ）のオフセット値がセット
される。（Ｘ ；、＝ ０１Ｙ２ｉｒ＝ １）そして
５ＴＳＴ信号が再起動され、この信号により、セレクタ
４．１４はそれぞれ保持モードレジスタｌＯ、レジスタ
１６の出力をセレクトする。続いて、パイプラインクロ
ックＰ Ｉ ＣＬＫＯｌＰ Ｉ ＣＬＫ １、ＰＩＣＬ
Ｋ２が順次イネーブルになり、パイプラインレジスタ７
には、１本口の補間値にオフセット分が加算されて出力
され、補間が実行される。
、次の線分（始点第５図Ａｔ）のオフセット値がセット
される。（Ｘ ；、＝ ０１Ｙ２ｉｒ＝ １）そして
５ＴＳＴ信号が再起動され、この信号により、セレクタ
４．１４はそれぞれ保持モードレジスタｌＯ、レジスタ
１６の出力をセレクトする。続いて、パイプラインクロ
ックＰ Ｉ ＣＬＫＯｌＰ Ｉ ＣＬＫ １、ＰＩＣＬ
Ｋ２が順次イネーブルになり、パイプラインレジスタ７
には、１本口の補間値にオフセット分が加算されて出力
され、補間が実行される。
以下、３．４．５木目も同様な補間が行なわれる。（第
６図） 次に、ＢからＣへの補間を行なう時は、単線の時と同様
に、保持モードセレクタ９は、パイプラインレジスタ５
の出力をセレクトし、５ＴＡＲＴ信号により、保持モー
ドレジスタ１０に、カレントポジションとしてラッチさ
れる。以下、Ａ−８間と同様な補間を行ない、これらの
データが図示していない後段のフレームバッファに出力
され、ＣＲＴ上に太線表示を実現する。
６図） 次に、ＢからＣへの補間を行なう時は、単線の時と同様
に、保持モードセレクタ９は、パイプラインレジスタ５
の出力をセレクトし、５ＴＡＲＴ信号により、保持モー
ドレジスタ１０に、カレントポジションとしてラッチさ
れる。以下、Ａ−８間と同様な補間を行ない、これらの
データが図示していない後段のフレームバッファに出力
され、ＣＲＴ上に太線表示を実現する。
［発明の効果］
以上の説明の様に、本発明は連続したベクターの補間を
行なう場合、初めのベクター以外は、ベクターの補間の
開始ごとに、始点情報をセットする必要がなくなる。こ
の為に、多数の補間（たとえば、Ｘ、Ｙ、Ｚ座標、Ｒ，
Ｇ、Ｂ輝度等）を同時に行なう時、レジスタへの初期値
のセットの回数が減り、特に、ショートベクター時の連
続補間などの時、高速な補間が可能となり、多大な効果
が期待出来るものである。
行なう場合、初めのベクター以外は、ベクターの補間の
開始ごとに、始点情報をセットする必要がなくなる。こ
の為に、多数の補間（たとえば、Ｘ、Ｙ、Ｚ座標、Ｒ，
Ｇ、Ｂ輝度等）を同時に行なう時、レジスタへの初期値
のセットの回数が減り、特に、ショートベクター時の連
続補間などの時、高速な補間が可能となり、多大な効果
が期待出来るものである。
第１図は本発明の一実施例を示すブロック図である６第
２図は連続のベクターの一例を示す図、第３図は単線の
連続のベクターの補間時のタイミングチャート図、第４
図は太線描画の一例を示す図、第５図は太線描画時の始
点拡大図、第６図は太線描画時のタイミングチャート図
である。 １ 、８． ｌ １ 、 ｌ ２ ・ ３、６、 ｌ ３ ・ ・ ・ ・ ５、７ ・ ・ ・ ・ ・ ・ ・ ９ ・ ・ ・ ・ ・ ・ ・ ・ ・１０ ・ ・
・ ・ ・ ・ ・ ・ ・１７ ・ ・ ・ ・
・ ・ ・ ・ｌ ８ ・ ・ ・ ・ ・ ・ ・
・ ・レジスタ 加算器 パイプラインレジスタ 保持モードセレクタ （呆持モードレジスタ 整数部の補開発主部 小数部の補開発主部 以上
２図は連続のベクターの一例を示す図、第３図は単線の
連続のベクターの補間時のタイミングチャート図、第４
図は太線描画の一例を示す図、第５図は太線描画時の始
点拡大図、第６図は太線描画時のタイミングチャート図
である。 １ 、８． ｌ １ 、 ｌ ２ ・ ３、６、 ｌ ３ ・ ・ ・ ・ ５、７ ・ ・ ・ ・ ・ ・ ・ ９ ・ ・ ・ ・ ・ ・ ・ ・ ・１０ ・ ・
・ ・ ・ ・ ・ ・ ・１７ ・ ・ ・ ・
・ ・ ・ ・ｌ ８ ・ ・ ・ ・ ・ ・ ・
・ ・レジスタ 加算器 パイプラインレジスタ 保持モードセレクタ （呆持モードレジスタ 整数部の補開発主部 小数部の補開発主部 以上
Claims (1)
- 直線及び輝度の補間を行なう補間発生回路において、外
部からセットされる始点情報と前回のベクターの補間終
了点情報とを選択する保持モードセレクタと、該セレク
タの出力を保持する保持モードレジスタとを具備し、該
保持モードレジスタの保持するデータを次のベクターの
補間の始点情報として使用することを特徴とする補間発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668688A JPH0245888A (ja) | 1988-08-06 | 1988-08-06 | 直線及び輝度の補間発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668688A JPH0245888A (ja) | 1988-08-06 | 1988-08-06 | 直線及び輝度の補間発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0245888A true JPH0245888A (ja) | 1990-02-15 |
Family
ID=16361909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19668688A Pending JPH0245888A (ja) | 1988-08-06 | 1988-08-06 | 直線及び輝度の補間発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0245888A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282657A (ja) * | 1993-03-29 | 1994-10-07 | Hitachi Ltd | 図形表示方法及びその装置 |
| CN112435157A (zh) * | 2019-08-26 | 2021-03-02 | 爱思开海力士有限公司 | 包括不同类型的存储器装置的图形处理系统及其操作方法 |
-
1988
- 1988-08-06 JP JP19668688A patent/JPH0245888A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282657A (ja) * | 1993-03-29 | 1994-10-07 | Hitachi Ltd | 図形表示方法及びその装置 |
| CN112435157A (zh) * | 2019-08-26 | 2021-03-02 | 爱思开海力士有限公司 | 包括不同类型的存储器装置的图形处理系统及其操作方法 |
| CN112435157B (zh) * | 2019-08-26 | 2024-02-06 | 爱思开海力士有限公司 | 包括不同类型的存储器装置的图形处理系统及其操作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| WO1986004176A1 (en) | Apparatus for interpolating video data | |
| TW595225B (en) | Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement | |
| US5036316A (en) | Method and apparatus for high speed linear shading in a raster graphics system | |
| JPH0245888A (ja) | 直線及び輝度の補間発生回路 | |
| US6831654B2 (en) | Data processing system | |
| JPS62194284A (ja) | 表示アドレス制御装置 | |
| JP2613364B2 (ja) | 図形処理システム | |
| JP2901648B2 (ja) | ディジタル信号処理プロセッサ及びその制御方法 | |
| JP2891711B2 (ja) | マイクロコンピュータ | |
| JPS59200373A (ja) | 座標変換回路 | |
| JP3255429B2 (ja) | メモリ・インタフェース回路 | |
| JPS6380374A (ja) | 多角形ぬりつぶし装置 | |
| JPS59122041A (ja) | ポーリング方式 | |
| JPH0785261A (ja) | 鏡像処理装置 | |
| JP3710208B2 (ja) | 画像処理方法及び装置 | |
| JP3314496B2 (ja) | キー信号発生装置 | |
| JPH027093A (ja) | 表示用アドレス発生装置 | |
| JPS63155370A (ja) | フイ−ドバツクフレ−ム間演算回路 | |
| JPS6318476A (ja) | 間引き回路 | |
| JPS62219078A (ja) | 拡張画像演算処理装置 | |
| JPH02257292A (ja) | 画像メモリ用アドレス発生器 | |
| JP2003018885A (ja) | 多軸補間制御装置 | |
| JPH0362274A (ja) | ディジタル線分補間装置 | |
| JPH1040168A (ja) | データ処理装置 |