JPH0362274A

JPH0362274A - ディジタル線分補間装置

Info

Publication number: JPH0362274A
Application number: JP1198707A
Authority: JP
Inventors: Kenichi Hosoya; 健一細谷
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1991-03-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は図形処理装置に表示させる線分の始点及び終点
に対応したフレームバッファ上のアドレスと、上記線分
の短軸側の始点アドレスと終点アドレスとの差分を長軸
側の始点アドレスと終点アドレスとの差分で除算した時
の値（デルタ値）とに基づいて、上記始点と終点との間
を直線補間した時の各点（補間点）に対応するフレーム
バッファ上のアドレスを発生するディジタル線分補間装
置に関する。

〔従来の技術〕

第２図は図形処理装置の一例を示すブロック図であり、
中央処理装置２−１と、データバス２−２と、アドレス
バス２−３と、除算部２−４と、Ｘアドレス発生部２−
５と、Ｙアドレス発生部２−６と、ｘ、　ｙアドレス発
生部２−５．２−６を制御する制御部２−７と、終点ま
で処理が終了したことを識別する終点識別部２−８と、
フレームバッファ２−１Ｏに書込むデータがセットされ
るバッファ２−９と、ＣＲＴ２−１２の表示画面上の各
画素と１対１に対応する領域を有するフレームバッファ
２−１０と、フレームバッファ２−１０に書込まれてい
るデータをＤＡ変換してビデオ信号を発生するビデオ信
号発生部２−１１と、ＣＲＴ２−１２とから構成されて
いる。

中央処理装置２−１はＣＲＴ２−１２に線分を表示させ
る場合、データバス２−２に線分の明度等を示すデータ
を出力すると共に、アドレスバス２−３に線分の始点と
終点とに対応するフレームバッファ２−１Ｏ上のＸ、Ｙ
アドレスを出力する。

データバス２−２に出力されたデータはバッファ２−９
に保持され、アドレスバス２−３に出力されたＸ、Ｙア
ドレスは除算部２−４に加えられる。

除算部２−４は線分の始点及び終点に対応したフレーム
バッファ２−１０上のＸ、Ｙアドレスが加えられると、
先ず、Ｘ軸側とＹ軸側との内、どちらが長軸かを判断し
、次いで短軸側の始点アドレスと終点アドレスとの差分
を長軸側の始点アドレスと終点アドレスとの差分て除算
してデルタ値りを求める。今、例えば始点のＸ、Ｙアド
レスがｘＱ、ｙｏ、終点のＸ、Ｙアドレスがｘｌ、ｙｌ
であり、Ｙ軸が長袖側であるとすると、デルタ値りは次
式（１１に示すものとなる。

Ｄ−（ｘｏ−ｘｌ）÷（ｙＯ−ｙｌ）−（１）次いで、
除算部２−４はＸ、Ｙアドレス発生部２−５．２−６の
内、短軸側にデルタ値り及びその軸側の始点アドレスを
加えると共に、長軸側に「１」とその軸側の始点アドレ
スを加える。上記した例では、除算部２−４はＸアドレ
ス発生部２−５にデルタ値りと始点アドレスｘＯを加え
、Ｙアドレス発生部２−６に「１」と始点アドレスｙＯ
を加えることになる。その後、除算部２−４は終点識別
部２−８に長軸側の始点アドレスと終点アドレスとの差
分を設定する。終点識別部２−８に長軸側の始点アドレ
スと終点アドレスとの差分が設定されると、制御部２−
７はＸ、Ｙアドレス発生部２−５．２−６に対する制御
動作を開始しする。

第３図は従来使用されていたＸ、Ｙアドレス発生部２−
５．２−６のブロック図であり、ＤＸレジスタ３−１と
、ＳＸレジスタ３−２と、セレクタ（ＳＬ）　３−３．
３−６．３−１０．３−１３と、ｘレジスタ３−４　、
！：、ｍ’ｌｔ器（ＡＤＤ）ｓ−５，３−１２と、ＯＸ
レジスタ３−７と、ＤＹレジスタ３−８と、ＳＹレジス
タ３−９と、Ｙレジスタ３−１１と、ＯＹレジスタ３−
１４とから構成されている。尚、Ｘ、Ｙアドレス発生部
２−５２−６内の各部は制御部２−７によって制御され
ているが、同図に於いてはその制′ａ信号は省略してい
る。

Ｘアドレス発生部２−５内のＤＸレジスタ３−１には除
算部２−４から出力されたデルタ値り或いは「１」がセ
ットされ、ＳＸレジスタ３−２にはＸ軸側の始点アドレ
スがセットされる。また、Ｙアドレス発生部２−６内の
ＤＹレジスタ３−８には除算部２−４から出力されたデ
ルタ値り或いは「１」がセットされ、ＳＹレジスタ３−
９にはＹ軸側の始点アドレスがセットされる。上記した
例では、ＤＸレジスタ３−１にはデルタ値りがセットさ
れ、ＳＸレジスタ３−２にはｘＱが、ＤＹレジスタ３−
８には「１」が、ＳＹレジスタ３−９にはｙＯがセット
される。以下、上記した各レジスタに上記した多値がセ
ットされた場合を例にとって動作を説明する。

ｘ、ｙアドレス発生部２−５．２−６を制御する制御Ｂ
部２−７は終点識別部２−８に長袖側の始点アドレスと
終点アドレスとの差分がセントされると、Ｘ、　Ｙアド
レス発生部２−５．２−６に対する＋Ｉｉｌ＋　開動作
を開始し、先ず、第１動作サイクルに於いて、セレクタ
３−３．３−６にＳＸレジスタ３−２を選択させ、セレ
クタ３−１０．３−１３にＳＹレジスタ３−９を選択さ
せ、各レジスタ３−４．３−７．３−１１．３−１４に
各セレクタ３−３．３−６．３−１０．３−１３の出力
をセットさせる。これにより、Ｘレジスタ３−４及びＯ
Ｘレジスタ３−７にＸ軸側の始点アドレスＸＯがセット
され、Ｙレジスタ３−１１及びＯＹレジスタ３−１４に
Ｙ軸側の始点アドレスｙＯがセットされ、ＯＸレジスタ
３−７及びＯＹレジスタ３−１４にセットされたＸ、Ｙ
軸側の始点アドレスｘｏ、ｙＯがフレームバッファ２−
１０に加工られ、バッファ２−９にセットされていたデ
ータがＸ、Ｙアドレス発生部２−５．２−６から出力さ
れたアドレスに書込まれる。尚、ＯＸレジスタ３−７．
ＯＹレジスタ３−１４にセントされた値の内、小数点以
下の部分はフレームバッファ２−１０には出力されない
ようになっている。また、第１動作サイクルが終了する
ことにより、制御部２−７は終点識別部２−８の値を−
１し、終点識別部２−８の値が「０」になった場合はそ
の動作を終了し、「０」にならなかった場合は第２動作
サイクルの処理を行なう。

制御部２−７は第２動作サイクルに於いて、先ず、セレ
クタ３−６．３−１３に加算器３−５゜３−１２を選択
させ、次いで、ＯＸレジスタ３−７、ＯＹレジスタ３−
１４にセレクタ３−６．３−１３の出力である加算器３
−５．３−１２の加算結果をセットさせ、次いで、セレ
クタ３−３゜３−１０にＯＸレジスタ３−７．○Ｙレジ
スタ３−１４を選択させ、次いでＸレジスタ３−４．Ｙ
レジスタ３−１１にセレクタ３−３．３−１０の出力で
あるＯＸレジスタ３−７．ＯＹレジスタ３−１４の値を
セットさせ、第２動作サイクルの処理を終了する。これ
により、Ｘアドレス発生部２−５からは、始点アドレス
ｘＯにデルタ値りを加算した値の内、小数点以下の部分
を除いた値が第１番目の補間点に対応したフレームバッ
ファ２−１０上のＸアドレスとして出力され、Ｙアドレ
ス発生部２−６からは始点アドレスｙＯに「１」を加え
た値が第１番目の補間点に対応したフレームバッファ２
−１０上のＹアドレスとして出力される。第２動作サイ
クルが終了することにより、制御部２−７は終点識別部
２−８の値を一゛１し、その値が「０」になった場合は
処理を終了する。また、「０」にならなかった場合はそ
の値が「０」となるまで、Ｘ、Ｙレジス９３−４．３−
１１にセントされている既に補間処理の済んだ最終の点
に対応するＸ、Ｙアドレスにデルタ値り、ｒｌｊを加算
し、加算結果を各レジスタ３−４．３−７゜３−１１．
３−１４にセントするという第２動作サイクルと同様の
処理を繰返し行なう。

（発明が解決しようとする課題）従来は上述したように、１動作サイクルで１つのＸ、Ｙ
アドレスを発生するようにしており、また、サイクル時
間は加算器３−５．３−１２がデータを人力してから加
算結果を出力するまでの遅延時間によって決定されるた
め、補間処理の処理速度が加算器の性能によって決まっ
てしまい、高速化を図ることが難しいという問題があっ
た。

本発明の目的は補間処理を高速化できるようにすること
にある。

〔課題を解決するための手段〕

本発明は上記目的を連成するため、表示画面に表示させる線分の始点及び終点のアドレスに
基づいて算出した各軸の単位増分値と、前記線分の始点
に於ける各軸の始点アドレスとを各軸対応のアドレス発
生部に与えて前記始点と終点との間を直線補間した時の
各補間点に対応するアドレスを発生させるディジタル線
分補間装置に於いて、前記各軸対応のアドレス発生部は、補間開始点の自軸アドレスを保持する保持手段と、該保持手段に保持された補間開始点の自軸アドレスと自
軸の単位増分値とを加算する加算手段を含み、前記保持
手段に保持された補間開始点の次の補間点の自軸アドレ
スを求める第１の手段と、自軸の単位地分値を整数倍す
る乗算手段及び該乗算手段の乗算結果と前記保持手段に
保持された補間開始点の自軸アドレスとを加算する加算
手段を含み、前記第１の手段で求められた補間点の少な
くとも一つ先の補間点の自軸アドレスを求めると共に、
該求めた補間点の内の最後の補間点に対応した自軸アド
レスを前記保持手段に保持させる第２の手段と、前記第１の手段で求められた自軸アドレスと前記第２の
手段で求められた自軸アドレスとを順次に選択する第３
の手段とを設けたものである。

〔作　用〕

保持手段は補間開始点の自軸アドレスを保持する。第１
の手段は保持手段に保持された補間開始点の自軸アドレ
スと自軸の単位増分値とを加算する加算手段を含み、保
持手段に保持された補間開始点の次の補間点の自軸アド
レスを求める。第２の手段は自軸の単位増分値を整数倍
する乗算手段及び乗算手段の乗算結果と保持手段に保持
された補間開始点の自軸アドレスとを加算する加算手段
を含み、第１の手段で求められた補間点の少なくとも一
つ先の補間点の自軸アドレスを求めると共に、求めた補
間点の内の最後の補間点に対応した自軸アドレスを保持
手段に保持させる。第３の手段は第１の手段で求められ
た自軸アドレスと第２の手段で求められた自軸アドレス
とを順次に選択する。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の実施例のブロック図であり、第２図に
示したｘ、Ｙアドレス発生部２−５．２−６の構成を示
している０本実施例のＸアドレス発生部２−５はＯｘレ
ジスタ１−１と、ＳＸレジスタ１−２と、セレクタ（Ｓ
Ｌ）１−３．１−８゜１−９．１−１２と、乗数が２の
乗算器（ＭＵＬ）１−４と、Ｘレジスタ１−５と、加算
器（Ａ　Ｄ　Ｄ）１−６．１−７と、Ｏｘレジスタ１−
１０．１−１１とから構成され、Ｙアドレス発生部２−
６はＤＹレジスタ１−１３と、ＳＹレジスタＬ−１４と
、セレクタ１−１５．１−２０．１−２１．１−２４と
、乗数が２の乗算器１−１６と、Ｙレジスタ１−１７と
、加算器１−１８．１−１９と、ＯＹレジスタ１−２２
゜１−２３とから構成されている。また、第１図に示し
たＸ、Ｙアドレス発生部２−５．２−６は第２図に示し
た制御部２−７により動作を制御されるが、第１図に於
いてはその制御信号は省略しである。

第２図に示した中央処理装置２−１はＣＲＴ２−１２に
線分を表示させる場合、前述したと同様にデータバス２
−２に表示させる線分の明度等を示すデータを出力する
と共に、アドレスバス２−３に表示させる線分の始点と
終点とに対応するフレームバッファ２−１Ｏ上のＸ、Ｙ
アドレスを出力する。除算部２−４は線分の始点及び終
点に対応したフレームバッファ２−１ｏ上のＸ、Ｙアド
レスが加えられると、前述したと同様に、Ｘ軸側とＹ軸
側とのどちらが長軸側であるかを判断すると共に、デル
タ値りを求める。今、例えば、Ｙ軸が長軸側であると判
断すると、除算部２−４は第１図に示したＸアドレス発
生部２−５内のＯｘレジスタ１−１にデルタ値りを、Ｓ
Ｘレジスタ１−２にＸ軸側の始点アドレスをセットし、
Ｙアドレス発生部２−６内のＤＹレジスタ１−１３に「
１」を、ＳＹレジスタ１−１４にＹ軸側の始点アドレス
をセットする。その後、除算部２−４は終点識別部２−
８に長軸側の始点アドレスと終点アドレスとの差分を設
定する。

ｘ、ｙアドレス発生部２−５．２−６を制御する制御部
２−７は終点識別部２−８に長軸側の始点アドレスと終
点アドレスとの差分がセントされると、Ｘ、　Ｙアドレ
ス発生部２−５．２−６に対する第１動作サイクルの処
理を開始する。

第１動作サイクルに於いて、制御部２−７は、セレクタ
１−３．１−８にＳＸレジスタ１−２を、セレクタｌ−
９に加算器１−６を、セレクタ１−１５．１−２０にＳ
Ｙレジスタ１−１４を、セレクタ１−２１に加算器１−
１８をそれぞれ選択させる。これにより、Ｘレジスタ１
−５．Ｏｘレジスタ１−１０にＸ軸側の始点アドレスが
セントされ、Ｏｘレジスタ１−１１に加算器！−６の加
算結果（Ｘ軸側の始点アドレスにデルタ値りを加算した
ものであり第１番目の補間点に対応したフレームバッフ
ァ２−１０上のＸアドレス）がセットされ、Ｙレジスタ
１−１７．ＯＹレジスタ１−２２にＹ軸側の始点アドレ
スがセントされ、ＯＹレジスタ１−２３に加算器１−１
８の加算結果（Ｙ軸側の始点アドレスに「１」を加算し
たものであり、第１番目の補間点に対応したフレームバ
ッファ２−１０上のＹアドレス）がセットされる。Ｏｘ
レジスタ１−１０．１−１１にＸ軸側の始点アドレス及
び第１番目の補間点のＸアドレスがセットされ、ＯＹレ
ジスタ１−２２．１−２３にＹ軸側の始点アドレス及び
第１番目の補間点のＹアドレスがセントされると、制御
部２−７は先ず、セレクタ１−１２．Ｌ−２４に１動作
サイクルの１７２の時間だけＯｘレジスタ１−１０．Ｏ
Ｙレジスタ１−２２を選択させ、次に１動作サイクルの
１／２の時間だけＯｘレジスタ１−１１．ｏ’ｙ’レジ
スタ１−２３を選択させる。これにより、Ｘ。

Ｙアドレス発生部２−５．２−６から始点のＸ。

Ｙアドレス、第１番目の補間点のＸ、Ｙアドレスが順次
出力され、フレームバッファ２−１０上の上記アドレス
にバッファ２−９にセントされているデータが順次書込
まれる。尚、Ｏｘレジスタ１−１０．１−１１、ＯＹレ
ジスタ１−２２．１−２３にセ−／　）された値の内、
少数点以下の部分はフレームバッファ２−１０には出力
されないようになっている。また、制御部２−７はＯｘ
レジスタ１−１０．１−１１及びＯＹレジスタ１−２２
゜１−２３に上記した各アドレスをセントすると、終点
識別部２−８の値を−１し、終点識別部２−８の値が「
０」になった場合はセレクタ１−１２゜１−２４の切替
え処理を行なった後その動作を終了し、「０」にならな
かった場合は第２動作サイクルの処理を行なう。

第２ａ作サイクルに於いては、ｉ！Ｉ１ｍ部２−７は先
ず、セレクタ１−３にＯｘレジスタ１−１１を、セレク
タ１−８．１−９に加算器１−６．１−７を、セレクタ
１−１５にＯＹレジスタ１−２３を、セレクタ１−２０
．１−２１に加算器１−１８゜１−１９を選択させ、Ｏ
ｘレジスタ１−１０に加算器１−６の加算結果（Ｘレジ
スタｌ−５にセットされている第１番目の補間点に対応
したＸアドレスにデルタ値りを加算したものであり、第
２番目の補間点に対応したＸアドレス）を、Ｏｘレジス
タ１−１１に加算器１−７の加算結果（Ｘレジスタ１−
５に七ッ＋されている第１番目の補間点に対応したＸア
ドレスに乗算器！−４で２倍されたデルタ値りを加算し
たものであり、第３番目の補間点に対応したＸアドレス
〉を、ＯＹレジスタ１−２２に加算器１−１８の加算結
果（Ｙレジスタ１−１７にセットされている第１番目の
補間点に対応したＹアドレスに「１」を加算したもので
あり、第２番目の補間点に対応したＹアドレス）を、Ｏ
Ｙレジスタ１−２３に加算器１−１９の加算結果（Ｙレ
ジスタ１−１７にセントされている第１番目の補間点に
対応したＹアドレスに乗算器１−１６の乗算結果である
「２」を加算したものであり、第３番目の補間点に対応
したＹアドレス）をそれぞれセントする。その後、制御
部２−７はＸ、Ｙレジスタ１−５．１−１７にＯＸ、Ｏ
Ｙレジスタ１−１１．１−２３の内容（補間処理の済ん
だ補間点の内の最袴の補間点のアドレス）をセントする
と共に、セレクタ１−１２．１−２４に１動作サイクル
の１７２の時間だけＯｘレジスタ１−１０．ＯＹレジス
タ１−２２を選択させ、次に１動作サイクルの１７２の
時間だけ○ＸレジスタＬ−１１．１−２３を選択させる
。これにより、Ｘ、　Ｙアドレス発生部２−５．２−６
から第２番目の補間点のＸ、Ｙアドレス及び第３番目の
補間点のＸ、Ｙアドレスが順次出力される。また、制御
部２−７はＯｘレジスタ１−１ｏ、１−１１及びｏＹレ
ジスタ１−２２．１−２３に上記したアドレスをセット
すると、終点識別部２−８の値を−１し、終点識別部２
−８の値がｒＱＪになった場合は上記したセレクタ１−
１２．１−２４の切替え処理を行なった後、その動作を
終了する。また、ｒＯＪにならなかった場合は、終点識
別部２−８の値がｒＯＪになるまで、上記した第２ｉＪ
Ｉ作サイクルと同様の処理を繰返し行なう、このように
、本実施例によれば、１動作サイクルで２つの補間点に
対応したアドレスを発生することができるので、１動作
サイクルに要する時間が同じであれば、従来例に比較し
て２倍の処理速度の補間処理を行なうことができる。

尚、本実施例に於いては１動作サイクルで２つの補間点
に対応したアドレスを発生させるようにしたが、ＤＸ、
ＤＹレジスタ１−１．１−１３にセットされている値と
整数との乗算を行なう乗算器を複数設けると共に上記し
た各乗算器の乗算結果とｘ、Ｘレジスタ１−５．１−１
７にセントされている値とを加算する加算器を複数設け
、上記各加算器の加算結果及び加算器１−６．１−１８
の加算結果を順次に出力することにより、ｌ動作サイク
ルで３つ以上の補間点に対応したアドレスを出力するこ
とができる。

〔発明の効果〕

以上説明したように、本発明は、保持手段に保持されて
いる補間開始点の自軸アドレスと単位増分値とを加算し
て補間開始点の次の補間点の自軸アドレスを求める第１
の手段と、自軸の単位増分値を整数倍して保持手段に保
持されている自軸アドレスに加算することにより、第１
の手段で求めた補間点の少なくとも１つ先の補間点の自
軸アドレスを求めると共に、求めた補間点の内の最後の
補間点に対応した自軸アドレスを保持手段に保持させる
第２の手段とを設け、第１．第２の手段によって求めら
れた自軸アドレスを第３の手段を用いて順次に選択する
ようにしたものであるので、１動作サイクルで複数の補
間点に対応したアドレスを発生させることができ、従来
例に比較して補間処理を高速化することができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は図形処
理装置の構成例を示すブロック図及び、第３図は従来例のブロック図である。図に於いて、１−１．３−１・・・ＤＸレジスタ、１−
２．３−２・・・ＳＸレジスタ、１−３．１−８゜１−
９．１−１２．１−１５．１−２０．１−２１．１−２
４．３−３．３−６．３−１０．３−１３・・・セレク
タ、１−４．１−１６・・・乗算器、１−５．３−４・
・・Ｘレジスタ、１−６．１−７．１−１８．１−１９
．３−５．３−１２・・・加算器、１−１０．１−１１
．３−１−ｏＸレジスタ、１−１３．３−８・・・ＤＹ
レジスタ、１−１４．３−９・・・ＳＸレジスタ、１−
１７．３−１１・・・Ｙレジスタ、１−２２．１−２３
．３−１４・・・ＯＹレジスタ、２−１・・・中央処理
装置、２−２・・・データバス、２−３・・・アドレス
バス、２−４・・・Ｍ算部、　２−５・・・Ｘアドレス
発生部、２−６・・・Ｙアドレス発生部、２−７・・・
制御部、２−８・・・終点識別部、２−９・・・バッフ
ァ、２−１０・・・フレームバッファ、２−１１・・・
ビデオ信号発生部、２−１２・・・ＣＲＴ。

Claims

【特許請求の範囲】表示画面に表示させる線分の始点及び終点のアドレスに
基づいて算出した各軸の単位増分値と、前記線分の始点
に於ける各軸の始点アドレスとを各軸対応のアドレス発
生部に与えて前記始点と終点との間を直線補間した時の
各補間点に対応するアドレスを発生させるディジタル線
分補間装置に於いて、前記各軸対応のアドレス発生部は、補間開始点の自軸アドレスを保持する保持手段と、該保持手段に保持された補間開始点の自軸アドレスと自
軸の単位増分値とを加算する加算手段を含み、前記保持
手段に保持された補間開始点の次の補間点の自軸アドレ
スを求める第１の手段と、自軸の単位増分値を整数倍す
る乗算手段及び該乗算手段の乗算結果と前記保持手段に
保持された補間開始点の自軸アドレスとを加算する加算
手段を含み、前記第１の手段で求められた補間点の少な
くとも一つ先の補間点の自軸アドレスを求めると共に、
該求めた補間点の内の最後の補間点に対応した自軸アド
レスを前記保持手段に保持させる第２の手段と、前記第１の手段で求められた自軸アドレスと前記第２の
手段で求められた自軸アドレスとを順次に選択する第３
の手段とを有することを特徴とするディジタル線分補間
装置。