JP3710208B2 - 画像処理方法及び装置 - Google Patents
画像処理方法及び装置 Download PDFInfo
- Publication number
- JP3710208B2 JP3710208B2 JP15563996A JP15563996A JP3710208B2 JP 3710208 B2 JP3710208 B2 JP 3710208B2 JP 15563996 A JP15563996 A JP 15563996A JP 15563996 A JP15563996 A JP 15563996A JP 3710208 B2 JP3710208 B2 JP 3710208B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- magnification
- registers
- parameter
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、ラスタイメージ画像を変倍する画像処理方法及び装置に関し、特にプリンタやディスプレイ等、画像を記録或は表示する装置に好適に用い得る画像処理方法及び装置に関するものである。
【0002】
【従来の技術】
従来より、入力された画像データを所望の倍率で変倍して出力する画像処理装置が知られている。図7は、一般的な画像処理装置の変倍機構を説明するブロック図である。
【0003】
図7を用いて、画像データの拡大処理を説明する。図7において、2001は拡大オフセットを保持するレジスタ、2002は倍率パラメータを保持するレジスタ、2003は加算器、2004はセレクタ、2005はカウンタ、2006は入力データレジスタ、2007はセレクタ、2008はシフトレジスタである。
【0004】
まず、書き込みデータバスを介して、拡大オフセットレジスタ2001に拡大オフセット値の初期値を、倍率パラメータレジスタ2002に倍率パラメータをセットする。なお、セレクタ2004は、オフセットの初期値設定において書き込みデータバスよりのデータを選択する。倍率パラメータは拡大率の逆数であり、拡大の精度によってその桁数が決まる。倍率パラメータの最上位ビットは、桁数によらず1/2である。即ち倍率パラメータは、1より小さい数値で、その最上位ビットの1つ上のビットが1の位である。また、最上位ビットのみに1がセットされている場合、倍率パラメータは1/2であり、これは拡大率の逆数であるから、この場合の拡大率は2倍ということになる。
【0005】
図2を用いて、拡大の原理を説明する。図2は、拡大オフセット、倍率パラメータによって入力データがどの様に拡大されるかを説明する図である。図2の(a)で示されるような入力データ(画像データの一部であり、16画素分のデータである)が与えられるものとする。(a)のb0〜b15はそれぞれのビットの値を示す。図2の(b),(c),(d)は、それぞれ拡大オフセットが0/8,1/8,2/8で、倍率パラメータが3/8のときの出力データを表わしている。
【0006】
図3はパラメータ、オフセット設定時のビット状態を示す図である。また図3の(a)は、拡大する精度が8ビットの時の倍率パラメータの具体的な設定値を示し、最上位ビット、すなわちD7は1/2を示し、以下、D6は1/4,D5は1/8,D4は1/16,D3は1/32,D2は1/64,D1は1/128,D0は1/256に対応する。これらは拡大率の逆数であり、倍率パラメータが3/8であるとき、すなわち拡大率は8/3=2.66…倍のときは、図3の(a)に示すように、D6=1かつD5=1で表現される。
【0007】
図3の(b)〜(d)は、拡大オフセットの具体的な設定状態を示し、倍率パラメータが3/8のとき、拡大オフセットは0/8,1/8,2/8の3つが設定可能である。図3の(b),(c),(d)はそれぞれの設定内容である。D7〜D0は、図3の(a)と同様に、1/2〜1/256に相当する。
【0008】
図2の(b)は拡大オフセットが0/8、倍率パラメータが3/8の場合の拡大後の出力データである。拡大率が8/3倍であるということは、3ビット分のデータを8ビットに拡大することであるので、同じビットを3ビットくり返す場合と、2ビットくり返す場合がある。
【0009】
まず、拡大オフセット値を初期オフセット値として、入力データの最下位ビットすなわちb0を選択する。次に倍率パラメータ値3/8を加算し、これをカレントオフセットとする。この場合、拡大オフセット0/8、倍率オフセット3/8であるので0/8+3/8=3/8となる。このとき桁上がりがあれば入力データの次ビットb1を選択し、桁上がりがなければ、前のデータすなわちb0を選択し、2ビット目の出力データとする。同様に次々に倍率パラメータをカレントオフセットに加算し、新たなカレントオフセットを発生し、そのとき桁上がりがあれば入力データの次のビットを選択する。以上説明した処理を行い、入力データから拡大後のデータを発生する。このとき、図2の(b)の例では、図の様にb0,b0,b0,b1,b1,b1,b2,b2,…の順に拡大データが得られる。図中CYで示したのは、桁上がりを示す記号であり、処理はLSBからMSBに向かって1ビットずつ行なわれる。
【0010】
同様に図2の(c)は拡大オフセットが1/8のとき、図2の(c)は拡大オフセットが2/8のときの出力データである。拡大オフセットによって3ビットくり返すビットと2ビットくり返すビットが変化するのがわかる。従って、この拡大オフセットにより、他の拡大画像と合わせて、1つの画像を形成する場合等に、画像間のドット位相を合わせることができる。
【0011】
図7に示した回路は、図2で説明した動作原理実現したものである。拡大オフセットレジスタ2001に拡大オフセット値が、倍率パラメータレジスタ2002に倍率パラメータ値が、夫々書き込みデータバスを通じて、外部デバイスによってセットされる。拡大オフセット値と倍率パラメータ値は加算器2003に入力され加算される。加算器の出力は、セレクタ2004を介して拡大オフセットレジスタ2001にカレントオフセットとして書き込まれ、更新される。このように、次々に倍率パラメータが加算され、拡大オフセットレジスタ2001が更新される。この加算時に桁上がりがあれば、CY信号としてカウンタ2005のイネーブル端子に入力され、カウンタ2005がカウントアップする。
【0012】
カウンタ2005の出力は、セレクタ2007のセレクト入力S0〜S3に入力され、データレジスタ2006のビットの1つを選択しシフトレジスタ2008に入力される。カウンタ2005からCYが出ると、入力されたデータが全て使用されたことを示すので、データ要求信号として次の入力データを要求する。カウンタ2009はフリーランのカウンタであり、カウンタ2009からCYが出力されると、シフトレジスタ2008上に16ビットの出力データがセットされたことを示す。従って、カウンタ2009のCY信号をデータイネーブル信号として、次段のデバイスに拡大された出力データを渡す。
【0013】
一般には、上記説明した方法で、イメージデータの拡大が行なわれている。
【0014】
【発明が解決しようとする課題】
しかしながら、上記従来例では、1ドットの拡大画像を発生するのに、少なくとも1クロックサイクルを必要とするため、大量のデータを高速に扱う画像処理装置としては処理速度が遅くなるという欠点があった。
【0015】
また同時に、複数ドットの拡大画像発生を行おうとすると、前ドット発生のための演算結果が、次のドットの演算に用いられるという構造上、ゲート遅延が積算されてしまい、結局処理ロック周波数の低下を招き、処理速度が遅くなるという問題があった。
【0016】
本発明は、上記の問題に鑑みてなされたものであり、変倍処理後の画像データに対応する画素データを複数画素分同時に、しかも高速に発生することを可能とし、変倍処理における処理速度を向上した画像処理方法及び装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記の目的を達成するための本発明の画像処理装置は以下の構成を備える。即ち、
第1画像データを所望の倍率に変倍して第2画像データを得る画像処理装置であって、
前記第1画像データの所定画素数分の画素データを保持し、これらを画素データ群として並列的に出力する画素データ保持手段と、
所望の倍率の逆数を順次加算して得られる値を、前記第1画像データの所定画素数分のそれぞれのビットに対する倍率パラメータとして複数のレジスタで保持するパラメータ保持手段と、
オフセットレジスタに保持された変倍処理に用いるオフセット値と、前記複数のレジスタに保持された夫々の倍率パラメータとを加算し、当該加算による桁上がりを検出してキャリー信号を発生するキャリー発生手段と、
前記キャリー発生手段でキャリーが発生した場合に、キャリーが発生した倍率パラメータの整数部をインクリメントするとともに、倍率パラメータの整数値を出力するインクリメント手段と、
前記インクリメント手段によって出力された整数値に基づいて、前記画素データ保持手段に保持された画素データ群から変倍された第2画像データを構成する画素データを選択して出力する出力手段とを備える。
【0018】
また、好ましくは、前記パラメータ保持手段の複数のレジスタに夫々保持された倍率パラメータは、倍率の逆数の整数倍を通分して得られる整数部と、小数部に分けて保持される。
【0020】
また、好ましくは、前記画素データ保持手段はシフトレジスタであり、前記出力手段は、前記インクリメント手段によって出力された整数値に対応するビット位置より出力されている画素データを選択して出力する。
【0022】
また、好ましくは、前記複数のレジスタは、前記第2画像の画素データ群を生成するのに必要な個数よりも1つ多い個数のレジスタを含み、前記複数のレジスタにおいて保持されている最大値に前記オフセット値を加算し、該加算結果の小数部の値で前記オフセットレジスタの内容を更新する更新手段を更に備える。
【0023】
また、好ましくは、前記複数のレジスタは、前記第2画像の画素データ群を生成するのに必要な個数よりも1つ多い個数のレジスタを含み、前記複数のレジスタにおいて保持された最大値に前記オフセット値を加算し、該加算結果の整数部の値に基づいて前記画素データ保持手段を更新する画素データ更新手段を更に備える。
【0029】
また、好ましくは、前記複数のレジスタは、前記倍率の逆数の奇数倍を保持し、前記データ保持手段は、前記複数のレジスタに保持されたデータのビットをシフトして、前記倍率の逆数の奇数倍及び偶数倍のデータを得る。
【0030】
また、好ましくは、前記データ保持手段におけるビットのシフトは、配線を1ビットずらすことによって達成される。
【0031】
【発明の実施の形態】
以下、添付の図面を参照して本発明の好適な一実施形態を説明する。
【0032】
[第1の実施形態]
図1は第1の実施形態による画像処理装置の構成を示すブロック図である。図1において101は画像データレジスタであり、入力された画像データ(変倍処理の対象となる画像データ)を保持し、複数の画素データを並列的に出力する。本例では、出力画素数が16(O0〜O15)であるので、16画素分の画素データが並列的に出力されるものとする。画像データレジスタ101への画像データのセットは外部デバイスより行われる。102はカレントの拡大オフセットを保持するオフセットレジスタ、103はセレクタである。
【0033】
104〜119は同時に発生する拡大画像の、それぞれのビットに対する倍率パラメータを保持するパラメータレジスタである。なお、倍率パラメータは、倍率の逆数の整数倍を通分して得られる整数部と、小数部に分けて保持される。120〜134はキャリージェネレータであり、パラメータレジスタ104〜119に保持された各ビットに対する倍率パラメータと、オフセットレジスタ102に保持されたカレントの拡大オフセットとの加算による桁上がりを検出して、キャリーを発生する。
【0034】
135〜148はインクリメンタであり、キャリージェネレータ120〜134よりキャリーが発生した場合に、パラメータレジスタ104〜119に格納された倍率パラメータの整数部分を1つインクリメントする。149〜163はセレクタであり、インクリメンタ135〜148が出力する整数値に従って、画像データレジスタ101より並列的に出力されている複数の画素データより出力すべき画素データを選択する。164はカレント拡大オフセット値を更新する演算手段であるところの加算器である。
【0035】
図2は本発明の拡大原理を示しており、上述したように、カレントの拡大オフセットに倍率パラメータを次々に加算し、この加算結果に基づいて各画素の拡大後の出力値を得る。本実施形態では、図2の(b),(c),(d)の様な出力値を同時に、処理,発生するものである。図2よりわかる様に、各ビットに対する倍率パラメータの加算値の整数部分が、入力画像データの選択すべきビット位置を示す。従って、nビット目の出力ビットの画素データは、倍率パラメータをA、拡大オフセットをYとすると、画像データレジスタ101の(n×A+Y)の整数部分で示されるビット位置の画素データとなる。
【0036】
本実施形態では、データバスを通して、予め外部デバイスよりパラメータレジスタ104〜119の各々にA,2×A,3×A,…16×Aをセットするとともに、オフセットレジスタ102に初期オフセット値Yをセットする。A〜15×Aのそれぞれの小数部分と、初期値Yを加算したときのキャリーの有無を、キャリージェネレータ120〜134が検出し、キャリーがあればインクリメンタ135〜148にキャリー信号を出力する。
【0037】
キャリージェネレータ120〜134から信号が出力されると、インクリメンタ135〜148が倍率パラメータ104〜118に保持されたA〜A×15の整数部分に1を加える。一方、画像データレジスタ101には入力画像データが外部デバイスよりセットされており、セレクタ149〜163は、インクリメンタ135〜148の出力の表す出力画像のビットを選択し、それぞれのビットの出力画像(O1〜O15)を発生する。なお、出力画像のO0には、画像データレジスタに格納された画像データの0ビット目がそのまま出力される。
【0038】
また、加算器164は、パラメータレジスタ119に保持された値とYを加算し、その整数部分(即ち、整数部(16×A+Y))を、入力画像における、次の処理の先頭の画像位置を示すシフト値として出力する。また、更新された拡大パラメータY[n]=小数部(16×A+Y[n-1])を発生する。シフト値が外部デバイスへ出力されると、外部デバイスは入力画像データをその数値分シフトして新たな入力画像データを101のレジスタに書き込む。また小数部分は、セレクタ103を通してオフセットレジスタ102に、更新された拡大パラメータYとしてセットされ、次の出力画像16画素に対する処理が行われる。
【0039】
以上説明した様に本発明によれば、拡大画像の複数画素を、同時にかつ高速に発生することができる。また、発生画像のビット数や各パラメータの桁数は、特に限定されるものではない。もちろん、多値画像に適用することも可能であることは明らかである。
【0040】
[第2の実施形態]
図4は第2の実施形態を説明する図である。第2の実施形態においても、図1で示した回路と同様の回路を用いるが、図1のA部分を図4に示す回路に置きかえた構成を用いる。第1の実施形態においては、データバスを通じて、拡大オフセットの初期値を設定したが、第2の実施形態では、拡大オフセットの初期値を必ず0とする。単純に画像を拡大する場合は、多くの場合これで充分であり、構成が簡素化される。なお、この場合、リセット信号によって、変倍処理の起動前にオフセットレジスタ102はクリアされる。
【0041】
[第3の実施形態]
図5は第3の実施形態を説明する図である。第3の実施形態においても図1で示した回路と同様の回路を用いるが、図1のBの部分を図5に示す回路に置きかえた構成を用いる。第3の実施形態においては、データバスを通してオフセットレジスタ104にのみ倍率パラメータを設定する。また、初期状態でレジスタ402はリセット状態とする。加算器403はパラメータレジスタ104の内容とレジスタ402の内容とを加算し、その結果をレジスタ402に保持する。そして、レジスタ402の値をAと加算しつつ、パラメータレジスタ105〜119の夫々に2×A〜16×Aの値を順次保持してゆく。このシーケンス制御をシーケンサ401が行う。
【0042】
以上のように、第3の実施形態によれば、倍率パラメータの値Aを一つセットするだけで、他のパラメータレジスタ105〜119へは自動的にパラメータが設定される。従って、外部装置による処理負担が軽減される。
【0043】
[第4の実施形態]
図6は第4の実施形態を説明する図である。第4の実施形態においても図1で示した回路と同様の回路を用いるが、図1のCの部分を図6に示す回路に置きかえた構成を用いる。即ち、レジスタ104〜119の値のうち、他のレジスタの2倍の値をもつレジスタがある場合、そのレジスタの値には当該他のレジスタのビットをずらして用いることで、パラメータレジスタの数を減らすことができる。結果的にレジスタはAの奇数倍のみを保持すれば良く、パラメータレジスタの個数は図1の場合に比べて半分で同じ機能が実現できる。
【0044】
なお、ビットシフトは、各パラメータレジスタとキャリージェネレータとの間の配線によって容易に実現できる。
【0045】
以上説明したように、画像拡大を、複数ビットまとめて、また連続的に実現することができ、システムの変倍処理を高速化する効果がある。
【0046】
また、上記実施形態では、拡大処理を説明してきたが、縮小処理に適用することも可能であることは明らかである。
【0047】
なお、本発明は、複数の機器(例えばホストコンピュータ,インタフェイス機器,リーダ,プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機,ファクシミリ装置など)に適用してもよい。
【0048】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【0049】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【0050】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク,ハードディスク,光ディスク,光磁気ディスク,CD−ROM,CD−R,磁気テープ,不揮発性のメモリカード,ROMなどを用いることができる。
【0051】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0052】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0053】
【発明の効果】
以上説明したように、本発明によれば、変倍処理後の画像データに対応する画素データを複数画素分同時に、しかも高速に発生することが可能となり、変倍処理における処理速度が向上する。
【0054】
【図面の簡単な説明】
【図1】第1の実施形態による画像処理装置の構成を示すブロック図である。
【図2】拡大オフセット、倍率パラメータによって入力データがどの様に拡大されるかを説明する図である。
【図3】パラメータ、オフセット設定時のビット状態を示す図である。
【図4】第2の実施形態を説明する図である。
【図5】第3の実施形態を説明する図である。
【図6】第4の実施形態を説明する図である。
【図7】一般的な画像処理装置の変倍機構を説明するブロック図である。
【符号の説明】
101 レジスタ
102 レジスタ
103 セレクタ
104〜119 レジスタ
120〜134 キャリージェネレータ
135〜148 インクリメンター
149〜163 セレクタ
164 加算器
Claims (8)
- 第1画像データを所望の倍率に変倍して第2画像データを得る画像処理装置であって、
前記第1画像データの所定画素数分の画素データを保持し、これらを画素データ群として並列的に出力する画素データ保持手段と、
所望の倍率の逆数を順次加算して得られる値を、前記第1画像データの所定画素数分のそれぞれのビットに対する倍率パラメータとして複数のレジスタで保持するパラメータ保持手段と、
オフセットレジスタに保持された変倍処理に用いるオフセット値と、前記複数のレジスタに保持された夫々の倍率パラメータとを加算し、当該加算による桁上がりを検出してキャリー信号を発生するキャリー発生手段と、
前記キャリー発生手段でキャリーが発生した場合に、キャリーが発生した倍率パラメータの整数部をインクリメントするとともに、倍率パラメータの整数値を出力するインクリメント手段と、
前記インクリメント手段によって出力された整数値に基づいて、前記画素データ保持手段に保持された画素データ群から変倍された第2画像データを構成する画素データを選択して出力する出力手段とを備えることを特徴とする画像処理装置。 - 前記パラメータ保持手段の複数のレジスタに夫々保持された倍率パラメータは、倍率の逆数の整数倍を通分して得られる整数部と、小数部に分けて保持されることを特徴とする請求項1に記載の画像処理装置。
- 前記画素データ保持手段はシフトレジスタであり、
前記出力手段は、前記インクリメント手段によって出力された整数値に対応するビット位置より出力されている画素データを選択して出力することを特徴とする請求項1に記載の画像処理装置。 - 前記複数のレジスタは、前記第2画像の画素データ群を生成するのに必要な個数よりも1つ多い個数のレジスタを含み、
前記複数のレジスタにおいて保持されている最大値に前記オフセット値を加算し、該加算結果の小数部の値で前記オフセットレジスタの内容を更新する更新手段を更に備えることを特徴とする請求項1に記載の画像処理装置。 - 前記複数のレジスタは、前記第2画像の画素データ群を生成するのに必要な個数よりも1つ多い個数のレジスタを含み、
前記複数のレジスタにおいて保持された最大値に前記オフセット値を加算し、該加算結果の整数部の値に基づいて前記画素データ保持手段を更新する画素データ更新手段を更に備えることを特徴とする請求項1に記載の画像処理装置。 - 前記複数のレジスタは、前記倍率の逆数の奇数倍を保持し、
前記データ保持手段は、前記複数のレジスタに保持されたデータのビットをシフトして、前記倍率の逆数の奇数倍及び偶数倍のデータを得ることを特徴とする請求項1に記載の画像処理装置。 - 前記データ保持手段におけるビットのシフトは、配線を1ビットずらすことによって達成されることを特徴とする請求項6に記載の画像処理装置。
- 第1画像データを所望の倍率に変倍して第2画像データを得る画像処理方法であって、
前記第1画像データの所定画素数分の画素データを保持し、これらを画素データ群として並列的に出力する画素データ保持工程と、
所望の倍率の逆数を順次加算して得られる値を、前記第1画像データの所定画素数分のそれぞれのビットに対する倍率パラメータとして複数のレジスタで保持するパラメータ保持工程と、
オフセットレジスタに保持された変倍処理に用いるオフセット値と、前記複数のレジスタに保持された夫々の倍率パラメータとを加算し、当該加算による桁上がりを検出してキャリー信号を発生するキャリー発生工程と、
前記キャリー発生工程でキャリーが発生した場合に、キャリーが発生した倍率パラメータの整数部をインクリメントするとともに、倍率パラメータの整数値を出力するインクリメント工程と、
前記インクリメント工程によって出力された整数値に基づいて、前記画素データ保持工程で保持された画素データ群から変倍された第2画像データを構成する画素データを選択して出力する出力工程とを備えることを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15563996A JP3710208B2 (ja) | 1996-06-17 | 1996-06-17 | 画像処理方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15563996A JP3710208B2 (ja) | 1996-06-17 | 1996-06-17 | 画像処理方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH103535A JPH103535A (ja) | 1998-01-06 |
JP3710208B2 true JP3710208B2 (ja) | 2005-10-26 |
Family
ID=15610378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15563996A Expired - Fee Related JP3710208B2 (ja) | 1996-06-17 | 1996-06-17 | 画像処理方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3710208B2 (ja) |
-
1996
- 1996-06-17 JP JP15563996A patent/JP3710208B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH103535A (ja) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7191310B2 (en) | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers | |
JP2002171401A (ja) | 間引き演算命令を備えたsimd型演算装置 | |
JP3710208B2 (ja) | 画像処理方法及び装置 | |
US5500744A (en) | Method and appparatus for image scaling using parallel incremental interpolation | |
US5867137A (en) | Display control device and method for generating display data to display images in gray scale | |
US20040172517A1 (en) | Synchronous periodical orthogonal data converter | |
JPH10134183A (ja) | 画像処理装置 | |
JP2001290794A (ja) | ディジタル信号のサンプリング周波数変換装置 | |
US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
US6414692B1 (en) | Graphics processing apparatus and system | |
JP4170173B2 (ja) | ブロックマッチング演算装置 | |
US20030039393A1 (en) | Image processing apparatus and its method | |
JP2004302647A (ja) | ベクトルプロセッサおよびレジスタのアドレス指定方法 | |
JP2538388B2 (ja) | パタ―ン変換装置 | |
JP2008226190A (ja) | 画像処理装置およびその方法 | |
KR100308586B1 (ko) | 영상재생장치 | |
JP2941274B2 (ja) | 高速パターン発生器 | |
US20080158238A1 (en) | Format conversion apparatus from band interleave format to band separate format | |
JPH08123956A (ja) | イメージ処理装置 | |
GB2210760A (en) | Image rotation circuit | |
JP2697679B2 (ja) | ディザ画像表示装置 | |
JP2824708B2 (ja) | 図形描画装置 | |
WO1999030276A1 (fr) | Processeur de signaux numeriques et procede de traitement de signaux numeriques | |
JPH0546152A (ja) | 文字パターン拡大方法及び装置 | |
JPH07175648A (ja) | マイクロプログラム制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |