JP3066596B2 - アドレス変換装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピユ−タシステムに関し、特に、直線座
標系に記憶された座標を、コンピユ−タシステムの出力
表示装置に情報を走査するために使用するのに好都合で
あるような座標に変換する回路に関する。

〔従来の技術及び発明が解決しようとする問題点〕

図形表示を実行するためにコンピユ−タを利用する場
合の主な問題点は、陰極線管（CRT）に提示すべき図形
材料の１フレ−ムごとに、陰極線管の各位置（画素）に
ついて表示すべき情報を表わすものを記憶することが通
常必要であるという点にある。大型で高解像度の表示装
置では、陰極線管の画素数は水平方向，垂直方向のいず
れにも約千個以上になるものと考えられ、合わせて約百
万個以上の画素に関する情報を記憶しなければならな
い。陰極線管にいくつかの異なる色を現わすことができ
る好ましいシステムにおいては、各画素は特定の色出力
を指定する８ビツトのデジタル情報を含む。従つて、出
力装置に提示すべきフレ−ムごとに、約八百万ビツトの
情報を記憶する必要がある。

表示装置のフレ−ムごとに、各画素についてカラ−情
報を提供しなければならないばかりでなく、図形表示を
生成する場合、図形の形状を確定する通常の方法によれ
ば、図形の幾何学的頂点に様々なアルゴリズムを適用す
ることも必要である。この情報をシステムのソフトウエ
アで処理すると、表示すべきそれぞれの点の位置を計算
し、その点に表示すべきデ−タを確定しなければならな
くなるため、システムの動作は、アニメ−シヨンなどの
動作が実質的に不可能になるほど遅くなつてしまう。こ
のため、動作をスピ−ドアツプするためにハ−ドウエア
を利用する様々なシステムが示唆されている。動作を速
くする１つの方法では、２つの出力フレ−ムバツフアを
使用し、一方のバツフアの内容が出力装置へ走査されて
いる間に他方のバツフアをロ−ドする。このようなシス
テムは動作を著しく速くはするが、ほぼ２倍の記憶容量
を必要とする。

図形を記憶するという独自の考えを利用する新しい出
力表示システムが考案されており、このシステムによれ
ば、単一の出力表示用バツフアを使用して高速図形表示
を実現できる。システムは、本質的には、図形形状を四
辺形である複数の下位部分から構成されるものと考える
図形形状の定義に基づいている。そこで、４つの頂点に
関する情報のみを処理することにより四辺形画像を高速
で構成する回路が設けられる。

コンピユ−タの出力表示装置に対して情報を高速で処
理するためにそのようなハ−ドウエアシステムを提供す
るに際しては、表示装置に提示されるべきデ−タのアド
レスに関する情報を直線座標として扱うと好都合であり
且つ時間もかなり節約できることがわかつている。一
方、利用の便宜上、同じデ−タは陰極線管出力表示装置
へ直列的に走査されなければならない。そのような情報
を変換するシステム自体の大半は、図形情報の提示をひ
どく遅らせてしまう。その遅延をなくすためにソフトウ
エア転送アルゴリズムをハ−ドウエアで実現していた
が、それには、経済的な面からいつて実現性のないほど
大量のデジタルハ−ドウエアが必要である。さらに、そ
のようなシステムは表示装置における単一の詳細度レベ
ル（分解能）又はその詳細度レベルの２の何乗かの表示
のいずれかを処理することが可能であつた。

従つて、本発明の目的は、コンピユ−タの動作速度を
増すことである。

本発明の別の目的は、通常の場合にはコンピユ−タシ
ステムのソフトウエアにより処理されていた図形材料の
操作をハ−ドウエアで処理する回路を提供することであ
る。

本発明の別の目的は、コンピユ−タ出力表示装置にお
いて、単に２の様々な累乗にとどまらない複数の異なる
詳細度レベル（分解能）を処理することができるコンピ
ユ−タ図形表示システムを提供することである。

本発明の付加的な目的は、アニメ−シヨンを伴なうプ
ログラムの表示に単一のバツフアを利用できるように十
分な速度で図形情報を表示用レジスタへ走査する回路を
提供することである。

本発明のさらに特定した目的は、Ｘ値及びＹ値により
直線形態で表わされた座標を、最終的に陰極線管又はそ
の他の出力装置により表示するために、表示用バツフア
へ直列的に走査可能な値に変換する回路を提供すること
である。

〔問題点を解決するための手段〕

本発明の上記の目的及びその他の目的は、表示装置の
いずれか１つの画素の走査位置を、走査線の本数に走査
線１本当たりの画素数を掛けた数と、その特定の位置ま
での走査線上の画素の数との和として計算する回路によ
り実現される。

システムは、計算の可変部分に対して加算器を利用
し、計算の一定部分に対しては増分器を利用し、それら
２つの要素を組合せて、通常であればきわめて多くの数
のゲ−トを必要とするようなことを相対的に経済性の高
いやりかたで達成する結果を得る。このような回路の組
合せを利用することにより、単に互いに２の倍数の累乗
という関係ではない多様なスクリ−ン分解能が得られ
る。本発明の回路は、システムの目的を達成するため
に、表示用バツフアに急速な入力を提供する。

本発明のこれらの目的及びその他の目的は、図面のい
くつかの図と共に以下の詳細な説明を参照することによ
り、当業者には明白になるであろう。尚、図面中、いく
つかの図を通して、同様の要素は同じ図中符号により示
されている。

〔表記法及び用語〕

以下の詳細な説明は、一部で、コンピユ−タメモリ内
におけるデ−タビツトの操作を、アルゴリズム及び記号
表示で表わしている。このアルゴリズムによる説明や表
示は、デ−タ処理技術の分野を熟知した人がその分野の
他の人に作業の実体を最も有効に伝達するために利用す
る手段である。

一般的にもそうであるが、この明細書では、アルゴリ
ズムは、所望の結果に至る首尾一貫した一連のステツプ
であると考えられている。それらのステツプは、物理量
の物理的操作を必要とするステツプである。通常、物理
量は記憶，転送，組合せ，比較及びその他の方法による
操作が可能である電気的信号又は磁気信号の形態をとる
が、必ずそうである必要はない。一般に共通して使用す
る用語という点を主に考慮して、そのような信号をビツ
ト，値，要素，記号，文字，項，数などと呼ぶと好都合
なときがある。しかしながら、それらの用語及びそれに
類する用語は、全て、適切な物理量と関連するものであ
り、単に、そのような量に便宜上付されたラベルである
にすぎないということに留意すべきである。

さらに、実行される操作は、一般には人間のオペレ−
タが実行するメンタルな操作と関連する加算又は比較な
どの用語で呼ばれることが多い。本発明の一部を成す、
ここで説明する動作においては、オペレ−タのそのよう
な能力は、多くの場合、不要であるか又は望ましくな
く、動作は機械動作である。本発明の動作を実行するの
に有用な機械には、汎用デジタルコンピユ−タ又はその
他の同様な装置がある。いずれにしても、コンピユ−タ
を操作するときの方法動作と、演算方法それ自体との区
別を心に留めておかねばならない。本発明は、電気的信
号又はその他の（たとえば、機械的，化学的な）物理的
信号を処理して、別の所望の物理的信号を発生する際に
コンピユ−タを動作させるための方法過程に関する。

本発明は、このような動作を実行する装置にも関す
る。この装置は必要な目的のために特別に構成されても
良いが、汎用コンピユ−タを、コンピユ−タに記憶され
たコンピユ−タプログラムにより選択的に動作させるか
又は再構成しても良い。ここに提示するアルゴリズム
は、本来、特定のコンピユ−タ又は他の装置に関連する
ものではない。詳細にいえば、ここに示す教示に従つて
プログラムを書込んだ上で様々な汎用機械を使用でき
る。あるいは、必要な方法過程を実行するためには、よ
り専門化させた装置を設計するほうが好都合であると判
明するかもしれない。このような多様な機械について要
求される構造は、以下の説明から明白になるであろう。

〔実施例〕

以下、添付の図面を参照して本発明を詳細に説明す
る。

コンピユ−タシステムの設計にあたつては、図形画像
の表示により大半の機械の動作が相当に遅くなることが
わかつている。このようなスピ−ドダウンは、コンピユ
−タが出力表示装置に提示するべきフレ−ムごとに扱わ
なければならない情報の量が厖大であることと、図形画
像提示のために大量の情報を操作するときに中央処理装
置（CPU）の無理な使いかたが必要になることによつて
起こる。

本発明が一部を成しているシステムは、コンピユ−タ
グラフイツクスを表示するために通常使用されるシステ
ム固有の遅れを、情報が瞬時に利用可能となるように動
作の大半をハ−ドウエアで処理することによつて少なく
する。図形の提示を実現するためにハ−ドウエアを使用
できるようにするには、表示装置に提示されるべき形状
にかかわらず、ハ−ドウエアに提供される情報が、その
ハ−ドウエアから見て、ほぼ同じ性質であるように見え
なければならないということがわかつている。このよう
に、関連する情報がどのタイプであるかを判定するため
に決定ステツプを実行する必要がないので、処理時間は
多くなる。本発明は、提示すべき図形画像を、全て図形
提示用ハ−ドウエアにより同じように処理可能であり且
つ所望の形状を構成するために表示装置において再び組
合せることができる複数の四辺形に分割することに基づ
くシステムの一部である。システムは、それらの四辺形
を、それぞれが出力表示装置の同じ走査線を境界限定す
る複数対の線分に分解する。このように、それぞれの四
辺形は、表示用メモリにおいてその四辺形を正しく再構
成するために最低限必要である一組の台形を規定する一
連の線分対に分解されるのである。線分間の各走査線の
両端部のＸ座標とＹ座標がその後に確定される。

本発明では、それらの直線座標を連続する走査線位置
に変換するので、位置に関連するデ−タをフレ−ムバツ
フアに記憶し、出力表示装置に表示することができる。
これは、その変換に大きな遅延が起こらず、従つて、表
示装置への出力が遅れないように、ハ−ドウエアで実行
される。

第１図は、個々にコンピユ−タの出力装置に表示され
たときに完成した元の形状を構成する２つの四辺形に分
割された図形形状を示す図である。第１図に示す形状は
単純であるが、ほぼ限りなく複雑な形状であつても、十
分に多くの数の小さな独立した四辺形を選択すれば、表
示が可能であることは当業者には明白であろう。実際に
は、本発明のシステムは、非常に複雑で動きを伴なう三
次元形状を表示するために利用されている。

第３図は、本発明に従つて構成され、汎用コンピユ−
タシステムと共に使用可能である図形出力システム10を
ブロツク線図の形で示す。このシステム10は、所望の図
形形状に関する情報をコンピユ−タシステム（図示せ
ず）から受信するバスインタフエ−ス論理12を含む。バ
スインタフエ−ス論理12には、入力が転送されるべきシ
ステム10の特定の部分を指定する情報をアドレス線を介
して受信する。バスインタフエ−ス論理12は、色の記述
などの実際のデ−タを入力デ−タ線を介して受信する。
バスインタフエ−ス論理12は、情報をどのように処理す
べきかを指定する制御信号を制御線を介してさらに受信
する。

本発明に従つて四辺形から図形表示を構成する場合、
入力情報は、情報が現われるべき特定のクリツプウイン
ドウの座標と、描出すべき四辺形の座標（頂点）と、各
四辺形に関する色デ−タとを含む。四辺形を表示すると
きに提示すべき色情報は、デ−タ経路／メモリインタフ
エ−ス段22に記憶される。描出すべき四辺形の頂点と、
クリツプウインドウの座標は、従来から良く知られてい
るレジスタ，大きさ比較器及びゲ−テイング回路などの
手段により入力情報の比較を実行するハ−ドウエアを含
む座標ステ−ジング回路14に記憶される。

実行される比較は、四辺形の各頂点のそれぞれのＸ値
と、四辺形のその他の頂点それぞれのＸ値との比較と、
四辺形の各頂点のそれぞれのＹ値と、四辺形のその他の
頂点それぞれのＹ値との比較と、頂点のそれらのＸ値及
びＹ値のそれぞれと、情報が提示されるべきクリツプウ
インドウの縁部との比較を含む。これはハ−ドウエアに
より実行されるので、CPUへ情報を問合せたり、システ
ムのクロツク時間を無駄にしたりすることなく、情報は
システム10に対して直ちに利用可能な状態になる。

座標ステ−ジング回路14において利用できる四辺形の
頂点及びクリツプウインドウに関する情報は座標順序付
け段16に提示され、そこで、四辺形は、それぞれが元の
四辺形の２つの線分から構成される一連の下位部分に分
解される。それらの下位部分は、一方の線分に位置する
Ｘ始り値と、他方の線分に位置するＸ終り値とによりそ
れぞれ規定される一連の平行な水平走査線によつて描出
可能である四辺形の１つの領域を２つの線分が規定する
ように、それぞれ選択されている。本質的には、各下位
部分の２つの線分は、四辺形の形状を考慮してできる限
り多くのＹ（水平）走査線を規定する。全ての下位部分
の全ての走査線が表示装置に描出されるときには、四辺
形は全体として規定される。

第２図Ａから第２図Ｄは、本発明に従つて複数の下位
部分に分割された１つの四辺形を示す。分解前の四辺形
は第２図に示されており、その下位部分は第２図からわ
かるように、各下位部分は、出力表示装置に提示される
とき、四辺形を規定する１つの線分で始り、別の線分で
終る一連の水平走査線を含む。四辺形のそれぞれの下位
部分に含まれる走査線は、元の四辺形の台形の一部分を
表わす。全ての台形下位部分のそれらの水平走査線が出
力表示装置への提示のためにフレ−ムバツフアへ走査さ
れると、四辺形の形状全体が表示装置に再構成される。

再び第３図に戻つて説明すると、本発明に従つて四辺
形が下位部分に分解された後、個々の走査線はその始り
のＸ値と、終りのＸ値を機能アドレツシング段18で確定
されている。本発明の好ましい実施例においては、これ
は、線分の対ごとに、四辺形の分解下位部分の中に含ま
れている走査線それぞれの始りと終りのＸ値を構成する
特定の画素を確定する回路を使用することにより実行さ
れる。この機能アドレツシング段18は、特定の四辺形を
クリツプウインドウの上下左右に当てはめるために必要
なクリツピングをさらに実行し、その後、マスク発生段
20へ信号を転送する。マスク発生段20は、情報を、走査
線ごとに各四辺形の可視部分の始めから終りまで並び、
デ−タ経路／メモリインタフエ−ス段22をアドレスする
ために使用される16画素部分の形に配列する。

マスク発生信号は、マスク発生段20により提供された
アドレスを出力表示装置のフレ−ムバツフアを直線的に
アドレスするための信号に変換する線形アドレス発生器
24にも供給される。本発明の主眼はこの線形アドレス発
生器の回路である。この明細書で考えている発明は、マ
スク発生段20で利用可能であるアドレスを、色デ−タを
フレ−ムバツフア及び出力表示装置へ直列的に走査する
ために利用できるようなアドレスに変換する装置及び方
法に関する。この回路は、最小限のゲ−テイング回路の
使用によりそのような変換を実行させる。さらに、本発
明の回路は、単に２の累乗の倍数ではない多数の分解能
レベルを提供する一方で、この変換を実行する。

この時点で、デ−タ経路／メモリインタフエ−ス段22
のメモリに保持されていた、表示すべき四辺形に関する
色デ−タは表示用バツフアへ転送される。

上述のシステムの様々な部分は、下記の特許出願の中
にさらに詳細に記載されている。尚、これらの出願は、
全て、本特許出願と同じ日付で出願され、同じ譲渡人に
譲渡されている。

出願番号07/297,475,出願日1989年１月13日，名称「H
ardware Implementation of Clipping and Inter−Coor
dinate Comparison Logic」，発明者Malachowsky及びPr
iem; 出願番号07/297,604,出願日1989年１月13日，名称「A
pparatus and Method for Processing Graphical Infor
mation to Minimize Page Crossings and Eliminate Pr
ocessing of Information Outside a Predetermined Cl
ip」，発明者Malachowsky及びPriem; 出願番号07/297,093,出願日1989年１月13日，名称「A
pparatus and Method for Using a Test Window in a G
raphics Subsystem Which Incorporates Hardware to P
erform Clipping of Images」，発明者Malachowsky及び
Priem; 出願番号07/297,590,出願日1989年１月13日，名称「A
pparatus and Method for Loading Coordinate Registe
rs for Use with a Graphics Subsystem Utilizing an
Index Register」，発明者Malachowsky及びPriem; 出願番号07/287,392,出願日1988年12月20日，名称「M
ethod and Apparatus for Sorting Line Segments for
Display and Manipulation by a Computer System」，
発明者Malachowsky及びPriem; 出願番号07/286,997,出願日1988年12月20日，名称「M
ethod and Apparatus for Determining Line Positions
for Display and Manipulation by a Computer Syste
m」，発明者Malachowsky及びPriem;並びに 出願番号07/287,128,出願日1988年12月20日，名称「M
ethod and Apparatus for Decomposing a Quadrilatera
l Figure for Display and Manipulation by a Compute
r System」，発明者C.malachowsky。

Ｘ値及びＹ値で示される直線座標から変換するため
に、それぞれのＹ走査線上にある画素の数（Ｘ分解能）
にＹ値を掛け、この量を特定のＸ値に加算する。その和
は、出力表示装置の左上の走査線始り位置（Ｘ＝0,Y＝
０である直線位置）からの通算値である。前記表（ａ）
から表（ｄ）は、情報を直線座標から走査線座標に変換
する構成を数学的計算の面から説明する表であつて、例
として、この確定を実行する数学的計算を示す。表
（ａ）は、表示装置の分解能が走査線ごとに1024ビツト
である場合に１つの画素に関する走査線値に到達する方
法を示す。Ｙ値（走査線の本数それ自体）に1024を掛け
る。２進システムにおいては、この乗算は、単にＹ値を
９ビツトだけ左へシフトし且つ右側の空いたビツト位置
へゼロをシフトすることにより実行される。次に、この
積の値を加算器回路に一方の入力として供給する。加算
器への第２の入力は画素のＸ値である。加算終了後の出
力は、問題の画素の走査線位置である。このような構成
を実現するには、線形アドレス計算を実行するために実
際に乗算器を使用するのが経済的ではないという理由に
より、通常、シフトレジスタ及びゲ−テイング回路から
構成される加算器を利用する。従つて、被乗数の２倍の
累乗という容易に求められる数を利用する一連の加算に
よつて乗算を行うのが通例となつている。

このように、出力表示装置に様々に異なる分解能が望
まれており、それらの分解能が基本分解能の２の累乗倍
として変化する場合には、正しい乗数に達するまでに、
画素について与えられたＹ値をいずれかの方向に１ビツ
ト又は２ビツト以上シフトさせるのは簡単なことであ
る。このようにして、同じ表示装置で512及び2048の分
解能は容易に得られる。しかしながら、出力表示装置の
分解能が改善されるにつれて、低い分解能の使用は高度
なプログラムと共に少なくなつてきており、表示装置が
より高い分解能を提供する能力（分解能が１桁上がる
と、走査線ごとの画素の数は元の２の累乗倍だけ増す）
も、また、疑わしいであろう。従つて、この出力方法を
採用したとき、２つ又は３つ以上の分解能を提供すると
いう能力も得られそうもない。

本発明のシステムは、現在利用できる表示装置で得ら
れる２の累乗の分解能よりはるかに有用な分解能であ
る、走査線ごとの画素数1024,1152,1280及び1600という
表示分解能を提供することができる。表（ｂ）から表
（ｄ）は、そのような表示分解能を提供するときの数学
的計算を示す。たとえば、表（ｂ）は、走査線ごとの画
素数1152の分解能を実現するためにはＹ値に1024を掛
け、その値を、Ｙ値に128を掛けた値に加算し、その和
をさらにＸ値に加算すれば良いことを示す。そのために
は、３つの入力端子を有する加算器が必要である。表
（ｃ）は、走査線ごとの画素数1280の分解能を得るため
には、Ｙ値に1024を掛け、その値を、Ｙ値に256を掛け
た値に加算し、その和をさらにＸ値に加算しなければな
らないことを示す。この場合にも、３つの入力端子を有
する加算器が必要である。表（ｄ）は、走査線ごとの画
素数1600の分解能を得るためには、Ｙ値に1024を掛け、
その値を、Ｙ値に512を掛けた値に加算し、その値をＹ
値に64を掛けた値に加算し、その和をさらにＸ値に加算
しなければならないことを示す。これには、４つの入力
端子を有する加算器が必要である。そのような加算器
は、商用に実現可能であるが市販はされていない。その
ような加算器を構成するためには、現実に配置できるか
どうかが危ぶまれるほど多くの数のゲ−トが必要になる
であろう。

本発明の回路はそのような加算器を不要にする。回路
は、直列出力を提供するために必要な加算を別の方法に
よつて実現する。回路は、1024分解能入力を実現するた
めに、加算器の代わりに増分器を利用することにより、
必要な入力の数をかなり減らすと共に、必要な全ての加
算を実行するのに３入力加算器を使用できるようにす
る。この目的のために増分器を使用しても良いことは自
明ではないが、表（ａ）から表（ｄ）の数学的計算の配
列を見ると、Ｘ値と、それぞれの分解能について存在し
ている1024という数を掛けたＹ値との加算は、単に、Ｙ
値に1024を掛けた値の最下位ビツトにＸ値の最上位ビツ
トを加算し、そこで、Ｘ値の最上位ビツトに「１」が現
われていればＹ値を増分させることにより、実行させる
ことがわかる。増分器はこの動作を容易に実行すること
ができる。

第４図は、本発明を実現するために利用できる好まし
い回路30を示す。回路30は、３つの異なる信号線から入
力を受信する加算器32を含む。第４図に示す加算器への
上方の入力は、４つの入力信号線の中の１つにある入力
を選択するマルチプレクサ34の出力である。それら４つ
の入力信号線の入力は、ゼロ,Yに128を掛けた値,Yに256
を掛けた値及びＹに512を掛けた値である。尚、これら
の入力が示唆している２の累乗算は、単に左へのシフト
に伴なつて右から空ビツトを埋めるためにゼロを与える
ことにより実行される。これは、ハ−ドウエアにおい
て、適切なビツト位置をゼロで埋めるためにいくつかの
下位の値の信号線を接地するという簡単な方法で実現さ
れても良い。値は、所望の分解能に応じてマルチプレク
サ34に与えられる信号により選択される。

第４図に示す加算器32への入力のうち、下方のもの
は、２つの入力信号線の一方の入力を選択するマルチプ
レクサ36の出力である。それら２つの信号線の入力はゼ
ロと、Ｙに64を掛けた値である。この場合にも、値は、
所望の分解能に応じてマルチプレクサ36に与えられる信
号により選択される。

加算器への真中の入力は、Ｙ値と、Ｘ値からの上位ビ
ツト入力とを受取る増分器38により供給される。Ｘビツ
ト値に従つて、Ｙ値は増分されるか、又はそのままであ
る。Ｘ値が１であれば、Ｙ値の最下位ビツトは増分さ
れ、増分動作を通して桁上げを受ける他の全てのビツト
も増分される。Ｘ値がゼロであれば、Ｙ値は変化しな
い。この結果は、単に、Ｘ値の最初の10ビツト（ゼロか
ら９までのビツト位置）の値の上位端部に付加されるだ
けであり、加算器32への入力として、Ｙ値に1024を掛け
た値と、Ｘ値との和に等しい結果を発生する。

いずれか１つの分解能に達するために、２つのマルチ
プレクサ34及び36に対する入力として適切な分解能が与
えられる。たとえば、分解能が1024である場合、マルチ
プレクサ34は出力としてゼロを供給し、マルチプレクサ
36は出力としてゼロを供給し、増分器38はＸ値の最初の
10ビツトに付加されて、全体としての結果、すなわち、
Ｙ値に分解能1024を掛けた値とＸ値との和を発生するＹ
増分値を供給する。

これに対し、分解能が1152である場合には、マルチプ
レクサ34はＹ値に128を掛けた値を出力として供給し、
マルチプレクサ36は出力としてゼロを供給し、増分器38
は、Ｘ値の最初の10ビツトに付加されて結果、すなわ
ち、Ｙ値と1024との積の値と、Ｙ値と128との積の値
と、Ｘ値との和を発生するＹ増分値を供給する。

分解能が1280である場合には、マルチプレクサ34はＹ
値に256を掛けた値を出力として供給し、マルチプレク
サ36は出力としてゼロを供給し、増分器38は、Ｘ値の最
初の10ビツトに付加されて、全体としての結果、すなわ
ち、Ｙ値と1024との積の値と、Ｙ値と256との積の値
と、Ｘ値との和を発生するＹ増分値を供給する。

また、分解能が1600である場合には、マルチプレクサ
34はＹ値に512を掛けた値を出力として供給し、マルチ
プレクサ36はＹ値に64を掛けた値を出力として供給し、
増分器38は、Ｘ値の最初の10ビツトに付加されて、全体
としての結果、すなわち、Ｙ値と1024との積の値と、Ｙ
値と512との積の値と、Ｙ値と64との積と、Ｘ値との和
を発生するＹ増分値を供給する。

第４図に示す回路は、現在利用できる回路で実現可能
である。これは、現在の技術レベルで適度なコストで達
成できる３つの入力端子を有する加算器を利用するもの
である。

以上、本発明を好ましい一実施例に関して説明した
が、本発明の趣旨から逸脱せずに当業者が様々な変形や
変更を実施しうることは明白であろう。従つて、本発明
は特許請求の範囲によつて評価されるべきである。

【図面の簡単な説明】

第１図は、個々にコンピユ−タの出力装置に表示された
ときに完成した元の形状を構成する２つの四辺形に分割
された図形形状を表わす図、 第２図Ａから第２図Ｄは、複数の線分に分解された１つ
の四辺形を示す図、 第３図は、本発明に従つて構成された回路を含むコンピ
ユ−タのための図形出力システムを示すブロツク線図、 第４図は、本発明を実現する１つの方法を示す回路のブ
ロツク線図である。 10……図形出力システム、12……バスインタフエ−ス論
理、14……座標ステ−ジング回路、16……座標順序付け
段、18……機能アドレツシング段、20……マスク発生
段、22……デ−タ経路／メモリインタフエ−ス段、24…
…線形アドレス発生器、32……加算器、34,36……マル
チプレクサ、38……増分器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カーチス・プリーム アメリカ合衆国 94536 カリフォルニ ア州・フレモント・ケタリング テラ ス・4052 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 11/00 G09G 5/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】マスク生成機構によって生成された複数の
   走査線マスクの直線座標値に対応するアドレスを、出力
   表示装置上にイメージを迅速に表示するため、直線メモ
   リ・インターフェースのアドレスに変換するアドレス変
   換装置であって、 前記直線メモリ・インターフェースに結合され、前記走
   査線マスクを前記出力表示装置に表示するための複数の
   解像度を提供するための加算器と、 前記マスク生成機構にそれからＹ直線値を受けるよう結
   合され、前記出力表示装置の所望の解像度を示す解像度
   指示入力を受け、前記加算器に結合されてそれに第１入
   力を与える第１回路手段と、 前記マスク生成機構にそれから前記Ｙ直線値を受けるよ
   う結合され、前記出力表示装置の所望の解像度を示す前
   記解像度指示入力を受け、前記加算器に結合されてそれ
   に第２入力を与える第２回路手段と、 前記マスク生成機構にそれから前記Ｙ直線値とＸ直線値
   とを受けるよう結合され、前記Ｘ直線値と前記Ｙ直線値
   の倍数との和を前記加算器にその第３入力として与え
   る、第３回路手段と を具備することを特徴とする、アドレス変換装置。
2. 【請求項２】請求項１記載の装置において、前記第３回
   路手段は、前記Ｘ直線値の最上位ビットが１である場合
   に、前記Ｙ直線値をインクリメントし、そのインクリメ
   ントされたＹ直線値を、前記Ｘ直線値からその最上位ビ
   ットを除いたものに、その上位桁として結合することに
   よって、前記和を与えることを特徴とする、アドレス変
   換装置。