JPH103535A - 画像処理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】変倍処理後の画像データに対応する画素データ
を複数画素分同時に、しかも高速に発生することを可能
とし、変倍処理における処理速度を向上する。 【解決手段】画像データレジスタ101には入力画像デー
タの所定画素数分の画素データが保持され、画素データ
群として並列的に出力される。パラメータレジスタ104
〜119には、指定された倍率の逆数であるＡの整数倍の
値が保持される。キャリージェネレータ120〜134は、オ
フセット値Ｙと各パラメータレジスタ120〜134の値を加
算する。インクリメンタ135〜148は、パラメータレジス
タに格納されている値の整数部にキャリージェネレータ
120〜134からのキャリー値を加えて、セレクタ149〜163
に出力する。セレクタ149〜163は、入力された値に基づ
いて、上記画素データ群のいずれかを選択して出力す
る。こうして変倍後の画像データの画素データが複数個
同時に出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ラスタイメージ画
像を変倍する画像処理方法及び装置に関し、特にプリン
タやディスプレイ等、画像を記録或は表示する装置に好
適に用い得る画像処理方法及び装置に関するものであ
る。

【０００２】

【従来の技術】従来より、入力された画像データを所望
の倍率で変倍して出力する画像処理装置が知られてい
る。図７は、一般的な画像処理装置の変倍機構を説明す
るブロック図である。

【０００３】図７を用いて、画像データの拡大処理を説
明する。図７において、２００１は拡大オフセットを保
持するレジスタ、２００２は倍率パラメータを保持する
レジスタ、２００３は加算器、２００４はセレクタ、２
００５はカウンタ、２００６は入力データレジスタ、２
００７はセレクタ、２００８はシフトレジスタである。

【０００４】まず、書き込みデータバスを介して、拡大
オフセットレジスタ２００１に拡大オフセット値の初期
値を、倍率パラメータレジスタ２００２に倍率パラメー
タをセットする。なお、セレクタ２００４は、オフセッ
トの初期値設定において書き込みデータバスよりのデー
タを選択する。倍率パラメータは拡大率の逆数であり、
拡大の精度によってその桁数が決まる。倍率パラメータ
の最上位ビットは、桁数によらず１／２である。即ち倍
率パラメータは、１より小さい数値で、その最上位ビッ
トの１つ上のビットが１の位である。また、最上位ビッ
トのみに１がセットされている場合、倍率パラメータは
１／２であり、これは拡大率の逆数であるから、この場
合の拡大率は２倍ということになる。

【０００５】図２を用いて、拡大の原理を説明する。図
２は、拡大オフセット、倍率パラメータによって入力デ
ータがどの様に拡大されるかを説明する図である。図２
の（ａ）で示されるような入力データ（画像データの一
部であり、１６画素分のデータである）が与えられるも
のとする。（ａ）のｂ０〜ｂ１５はそれぞれのビットの
値を示す。図２の（ｂ），（ｃ），（ｄ）は、それぞれ
拡大オフセットが０／８，１／８，２／８で、倍率パラ
メータが３／８のときの出力データを表わしている。

【０００６】図３はパラメータ、オフセット設定時のビ
ット状態を示す図である。また図３の（ａ）は、拡大す
る精度が８ビットの時の倍率パラメータの具体的な設定
値を示し、最上位ビット、すなわちＤ７は１／２を示
し、以下、Ｄ６は１／４，Ｄ５は１／８，Ｄ４は１／１
６，Ｄ３は１／３２，Ｄ２は１／６４，Ｄ１は１／１２
８，Ｄ０は１／２５６に対応する。これらは拡大率の逆
数であり、倍率パラメータが３／８であるとき、すなわ
ち拡大率は８／３＝２．６６…倍のときは、図３の
（ａ）に示すように、Ｄ６＝１かつＤ５＝１で表現され
る。

【０００７】図３の（ｂ）〜（ｄ）は、拡大オフセット
の具体的な設定状態を示し、倍率パラメータが３／８の
とき、拡大オフセットは０／８，１／８，２／８の３つ
が設定可能である。図３の（ｂ），（ｃ），（ｄ）はそ
れぞれの設定内容である。Ｄ７〜Ｄ０は、図３の（ａ）
と同様に、１／２〜１／２５６に相当する。

【０００８】図２の（ｂ）は拡大オフセットが０／８、
倍率パラメータが３／８の場合の拡大後の出力データで
ある。拡大率が８／３倍であるということは、３ビット
分のデータを８ビットに拡大することであるので、同じ
ビットを３ビットくり返す場合と、２ビットくり返す場
合がある。

【０００９】まず、拡大オフセット値を初期オフセット
値として、入力データの最下位ビットすなわちｂ０を選
択する。次に倍率パラメータ値３／８を加算し、これを
カレントオフセットとする。この場合、拡大オフセット
０／８、倍率オフセット３／８であるので０／８＋３／
８＝３／８となる。このとき桁上がりがあれば入力デー
タの次ビットｂ１を選択し、桁上がりがなければ、前の
データすなわちｂ０を選択し、２ビット目の出力データ
とする。同様に次々に倍率パラメータをカレントオフセ
ットに加算し、新たなカレントオフセットを発生し、そ
のとき桁上がりがあれば入力データの次のビットを選択
する。以上説明した処理を行い、入力データから拡大後
のデータを発生する。このとき、図２の（ｂ）の例で
は、図の様にｂ０，ｂ０，ｂ０，ｂ１，ｂ１，ｂ１，ｂ
２，ｂ２，…の順に拡大データが得られる。図中ＣＹで
示したのは、桁上がりを示す記号であり、処理はＬＳＢ
からＭＳＢに向かって１ビットずつ行なわれる。

【００１０】同様に図２の（ｃ）は拡大オフセットが１
／８のとき、図２の（ｃ）は拡大オフセットが２／８の
ときの出力データである。拡大オフセットによって３ビ
ットくり返すビットと２ビットくり返すビットが変化す
るのがわかる。従って、この拡大オフセットにより、他
の拡大画像と合わせて、１つの画像を形成する場合等
に、画像間のドット位相を合わせることができる。

【００１１】図７に示した回路は、図２で説明した動作
原理実現したものである。拡大オフセットレジスタ２０
０１に拡大オフセット値が、倍率パラメータレジスタ２
００２に倍率パラメータ値が、夫々書き込みデータバス
を通じて、外部デバイスによってセットされる。拡大オ
フセット値と倍率パラメータ値は加算器２００３に入力
され加算される。加算器の出力は、セレクタ２００４を
介して拡大オフセットレジスタ２００１にカレントオフ
セットとして書き込まれ、更新される。このように、次
々に倍率パラメータが加算され、拡大オフセットレジス
タ２００１が更新される。この加算時に桁上がりがあれ
ば、ＣＹ信号としてカウンタ２００５のイネーブル端子
に入力され、カウンタ２００５がカウントアップする。

【００１２】カウンタ２００５の出力は、セレクタ２０
０７のセレクト入力Ｓ０〜Ｓ３に入力され、データレジ
スタ２００６のビットの１つを選択しシフトレジスタ２
００８に入力される。カウンタ２００５からＣＹが出る
と、入力されたデータが全て使用されたことを示すの
で、データ要求信号として次の入力データを要求する。
カウンタ２００９はフリーランのカウンタであり、カウ
ンタ２００９からＣＹが出力されると、シフトレジスタ
２００８上に１６ビットの出力データがセットされたこ
とを示す。従って、カウンタ２００９のＣＹ信号をデー
タイネーブル信号として、次段のデバイスに拡大された
出力データを渡す。

【００１３】一般には、上記説明した方法で、イメージ
データの拡大が行なわれている。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来例では、１ドットの拡大画像を発生するのに、少なく
とも１クロックサイクルを必要とするため、大量のデー
タを高速に扱う画像処理装置としては処理速度が遅くな
るという欠点があった。

【００１５】また同時に、複数ドットの拡大画像発生を
行おうとすると、前ドット発生のための演算結果が、次
のドットの演算に用いられるという構造上、ゲート遅延
が積算されてしまい、結局処理ロック周波数の低下を招
き、処理速度が遅くなるという問題があった。

【００１６】本発明は、上記の問題に鑑みてなされたも
のであり、変倍処理後の画像データに対応する画素デー
タを複数画素分同時に、しかも高速に発生することを可
能とし、変倍処理における処理速度を向上した画像処理
方法及び装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の画像処理装置は以下の構成を備える。即
ち、第１画像データを所望の倍率に変倍して第２画像デ
ータを得る画像処理装置であって、前記第１画像データ
の所定画素数分の画素データを保持し、これらを画素デ
ータ群として並列的に出力する画素データ保持手段と、
複数のレジスタの各々において、指定された倍率の逆数
を順次加算して得られる値を保持するパラメータ保持手
段と、前記複数のレジスタの各々が保持している値に基
づいて、前記画素データ群のいずれかを選択するための
指定情報を生成する生成手段と、前記前記生成手段で生
成された各指定情報で指定される画素データを前記画素
データ群より獲得し、これを第２画像データの画素デー
タ群として出力する出力手段とを備える。

【００１８】また、好ましくは、変倍処理に用いるオフ
セット値を保持するオフセットレジスタを更に備え、前
記生成手段は、前記複数のレジスタの各々が保持する値
に前記オフセット値を加算し、この加算結果の整数部の
数値を前記指定情報とする。オフセットを用いた変倍処
理が可能となる。

【００１９】また、好ましくは、前記生成手段は、前記
複数のレジスタの各々が保持する値の小数部に前記オフ
セット値を加算し、該加算の結果新たに整数部が発生し
た場合は前記複数のレジスタの各々が保持する値の整数
部に１を加算した数値を、そうでない場合は前記整数部
のそのままの数値を前記指定情報とする。

【００２０】また、好ましくは、前記画素データ保持手
段はシフトレジスタであり、前記出力手段は、前記指定
情報で示される数値に対応するビット位置より出力され
ている画素データを選択して出力する。

【００２１】また、好ましくは、前記出力手段で出力さ
れた画素データ群の次の画素データ群を処理するため
に、前記オフセット値を更新する更新手段を更に備え
る。

【００２２】また、好ましくは、前記複数のレジスタ
は、前記第２画像の画素データ群を生成するのに必要な
個数よりも１つ多い個数のレジスタを含み、前記更新手
段は、前記複数のレジスタにおいて保持されている最大
値に前記オフセット値を加算し、該加算結果の小数部の
値で前記オフセットレジスタの内容を更新する。画素デ
ータの発生において、複数個の画素データを連続的に発
生することが可能となるからである。

【００２３】また、好ましくは、前記複数のレジスタ
は、前記第２画像の画素データ群を生成するのに必要な
個数よりも１つ多い個数のレジスタを含み、前記複数の
レジスタにおいて保持された最大値に前記オフセット値
を加算し、該加算結果の整数部の値に基づいて前記画素
データ保持手段を更新する画素データ更新手段を更に備
える。

【００２４】また、好ましくは、前記画素データ保持手
段は、シフトレジスタで構成され、前記画素データ更新
手段は、前記複数のレジスタにおいて保持された最大値
に前記オフセット値を加算して得られた値の整数部の数
値分だけ該シフトレジスタをシフトする。

【００２５】また、好ましくは、前記オフセットレジス
タに初期値を設定する設定手段を更に備える。

【００２６】また、好ましくは、前記設定手段は、前記
オフセットレジスタに所望の初期値をセットする。

【００２７】また、好ましくは、前記設定手段は、前記
オフセットレジスタに初期値として所定の固定値をセッ
トする。多くの場合、初期値は固定値で十分であり、固
定値を初期値としてセットするので構成が簡素化され
る。

【００２８】また、好ましくは、前記パラメータ保持手
段は、所望の倍率の逆数を保持する倍率レジスタと、加
算結果を保持する加算結果レジスタと、前記倍率レジス
タに保持された値と前記加算結果レジスタに保持された
値とを加算し、その加算結果を加算結果に出力する加算
器と、前記加算器による加算を繰返し、各加算処理毎
に、前記加算結果レジスタに保持された加算結果を前記
複数のレジスタに順次格納していく制御手段とを備え
る。外部装置よりパラメータ保持手段の各レジスタに倍
率を設定することが不要となり、外部装置の処理負担が
軽減される。

【００２９】また、好ましくは、前記複数のレジスタ
は、前記倍率の逆数の奇数倍を保持し、前記生成手段
は、前記複数のレジスタに保持されたデータのビットを
シフトして、前記倍率の逆数の奇数倍及び偶数倍のデー
タを得て、これに基づいて前記画素データ群のいずれか
を選択するための指定情報を生成する。保持手段のレジ
スタ個数を削減できる。

【００３０】また、好ましくは、前記生成手段における
ビットのシフトは、配線を１ビットずらすことによって
達成される。

【００３１】

【発明の実施の形態】以下、添付の図面を参照して本発
明の好適な一実施形態を説明する。

【００３２】［第１の実施形態］図１は第１の実施形態
による画像処理装置の構成を示すブロック図である。図
１において１０１は画像データレジスタであり、入力さ
れた画像データ（変倍処理の対象となる画像データ）を
保持し、複数の画素データを並列的に出力する。本例で
は、出力画素数が１６（Ｏ０〜Ｏ１５）であるので、１
６画素分の画素データが並列的に出力されるものとす
る。画像データレジスタ１０１への画像データのセット
は外部デバイスより行われる。１０２はカレントの拡大
オフセットを保持するオフセットレジスタ、１０３はセ
レクタである。

【００３３】１０４〜１１９は同時に発生する拡大画像
の、それぞれのビットに対する倍率パラメータを保持す
るパラメータレジスタである。なお、倍率パラメータ
は、倍率の逆数の整数倍を通分して得られる整数部と、
小数部に分けて保持される。１２０〜１３４はキャリー
ジェネレータであり、パラメータレジスタ１０４〜１１
９に保持された各ビットに対する倍率パラメータと、オ
フセットレジスタ１０２に保持されたカレントの拡大オ
フセットとの加算による桁上がりを検出して、キャリー
を発生する。

【００３４】１３５〜１４８はインクリメンタであり、
キャリージェネレータ１２０〜１３４よりキャリーが発
生した場合に、パラメータレジスタ１０４〜１１９に格
納された倍率パラメータの整数部分を１つインクリメン
トする。１４９〜１６３はセレクタであり、インクリメ
ンタ１３５〜１４８が出力する整数値に従って、画像デ
ータレジスタ１０１より並列的に出力されている複数の
画素データより出力すべき画素データを選択する。１６
４はカレント拡大オフセット値を更新する演算手段であ
るところの加算器である。

【００３５】図２は本発明の拡大原理を示しており、上
述したように、カレントの拡大オフセットに倍率パラメ
ータを次々に加算し、この加算結果に基づいて各画素の
拡大後の出力値を得る。本実施形態では、図２の
（ｂ），（ｃ），（ｄ）の様な出力値を同時に、処理，
発生するものである。図２よりわかる様に、各ビットに
対する倍率パラメータの加算値の整数部分が、入力画像
データの選択すべきビット位置を示す。従って、ｎビッ
ト目の出力ビットの画素データは、倍率パラメータを
Ａ、拡大オフセットをＹとすると、画像データレジスタ
１０１の（ｎ×Ａ＋Ｙ）の整数部分で示されるビット位
置の画素データとなる。

【００３６】本実施形態では、データバスを通して、予
め外部デバイスよりパラメータレジスタ１０４〜１１９
の各々にＡ，２×Ａ，３×Ａ，…１６×Ａをセットする
とともに、オフセットレジスタ１０２に初期オフセット
値Ｙをセットする。Ａ〜１５×Ａのそれぞれの小数部分
と、初期値Ｙを加算したときのキャリーの有無を、キャ
リージェネレータ１２０〜１３４が検出し、キャリーが
あればインクリメンタ１３５〜１４８にキャリー信号を
出力する。

【００３７】キャリージェネレータ１２０〜１３４から
信号が出力されると、インクリメンタ１３５〜１４８が
倍率パラメータ１０４〜１１８に保持されたＡ〜Ａ×１
５の整数部分に１を加える。一方、画像データレジスタ
１０１には入力画像データが外部デバイスよりセットさ
れており、セレクタ１４９〜１６３は、インクリメンタ
１３５〜１４８の出力の表す出力画像のビットを選択
し、それぞれのビットの出力画像（Ｏ１〜Ｏ１５）を発
生する。なお、出力画像のＯ０には、画像データレジス
タに格納された画像データの０ビット目がそのまま出力
される。

【００３８】また、加算器１６４は、パラメータレジス
タ１１９に保持された値とＹを加算し、その整数部分
（即ち、整数部（１６×Ａ＋Ｙ））を、入力画像におけ
る、次の処理の先頭の画像位置を示すシフト値として出
力する。また、更新された拡大パラメータＹ[n]＝小数
部（１６×Ａ＋Ｙ[n-1]）を発生する。シフト値が外部
デバイスへ出力されると、外部デバイスは入力画像デー
タをその数値分シフトして新たな入力画像データを１０
１のレジスタに書き込む。また小数部分は、セレクタ１
０３を通してオフセットレジスタ１０２に、更新された
拡大パラメータＹとしてセットされ、次の出力画像１６
画素に対する処理が行われる。

【００３９】以上説明した様に本発明によれば、拡大画
像の複数画素を、同時にかつ高速に発生することができ
る。また、発生画像のビット数や各パラメータの桁数
は、特に限定されるものではない。もちろん、多値画像
に適用することも可能であることは明らかである。

【００４０】［第２の実施形態］図４は第２の実施形態
を説明する図である。第２の実施形態においても、図１
で示した回路と同様の回路を用いるが、図１のＡ部分を
図４に示す回路に置きかえた構成を用いる。第１の実施
形態においては、データバスを通じて、拡大オフセット
の初期値を設定したが、第２の実施形態では、拡大オフ
セットの初期値を必ず０とする。単純に画像を拡大する
場合は、多くの場合これで充分であり、構成が簡素化さ
れる。なお、この場合、リセット信号によって、変倍処
理の起動前にオフセットレジスタ１０２はクリアされ
る。

【００４１】［第３の実施形態］図５は第３の実施形態
を説明する図である。第３の実施形態においても図１で
示した回路と同様の回路を用いるが、図１のＢの部分を
図５に示す回路に置きかえた構成を用いる。第３の実施
形態においては、データバスを通してオフセットレジス
タ１０４にのみ倍率パラメータを設定する。また、初期
状態でレジスタ４０２はリセット状態とする。加算器４
０３はパラメータレジスタ１０４の内容とレジスタ４０
２の内容とを加算し、その結果をレジスタ４０２に保持
する。そして、レジスタ４０２の値をＡと加算しつつ、
パラメータレジスタ１０５〜１１９の夫々に２×Ａ〜１
６×Ａの値を順次保持してゆく。このシーケンス制御を
シーケンサ４０１が行う。

【００４２】以上のように、第３の実施形態によれば、
倍率パラメータの値Ａを一つセットするだけで、他のパ
ラメータレジスタ１０５〜１１９へは自動的にパラメー
タが設定される。従って、外部装置による処理負担が軽
減される。

【００４３】［第４の実施形態］図６は第４の実施形態
を説明する図である。第４の実施形態においても図１で
示した回路と同様の回路を用いるが、図１のＣの部分を
図６に示す回路に置きかえた構成を用いる。即ち、レジ
スタ１０４〜１１９の値のうち、他のレジスタの２倍の
値をもつレジスタがある場合、そのレジスタの値には当
該他のレジスタのビットをずらして用いることで、パラ
メータレジスタの数を減らすことができる。結果的にレ
ジスタはＡの奇数倍のみを保持すれば良く、パラメータ
レジスタの個数は図１の場合に比べて半分で同じ機能が
実現できる。

【００４４】なお、ビットシフトは、各パラメータレジ
スタとキャリージェネレータとの間の配線によって容易
に実現できる。

【００４５】以上説明したように、画像拡大を、複数ビ
ットまとめて、また連続的に実現することができ、シス
テムの変倍処理を高速化する効果がある。

【００４６】また、上記実施形態では、拡大処理を説明
してきたが、縮小処理に適用することも可能であること
は明らかである。

【００４７】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。

【００４８】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。

【００４９】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００５０】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００５１】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００５２】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
変倍処理後の画像データに対応する画素データを複数画
素分同時に、しかも高速に発生することが可能となり、
変倍処理における処理速度が向上する。

【００５４】

【図面の簡単な説明】

【図１】第１の実施形態による画像処理装置の構成を示
すブロック図である。

【図２】拡大オフセット、倍率パラメータによって入力
データがどの様に拡大されるかを説明する図である。

【図３】パラメータ、オフセット設定時のビット状態を
示す図である。

【図４】第２の実施形態を説明する図である。

【図５】第３の実施形態を説明する図である。

【図６】第４の実施形態を説明する図である。

【図７】一般的な画像処理装置の変倍機構を説明するブ
ロック図である。

【符号の説明】

１０１ レジスタ １０２ レジスタ １０３ セレクタ １０４〜１１９ レジスタ １２０〜１３４ キャリージェネレータ １３５〜１４８ インクリメンター １４９〜１６３ セレクタ １６４ 加算器

Claims (15)

【特許請求の範囲】
1. 【請求項１】 第１画像データを所望の倍率に変倍して
   第２画像データを得る画像処理装置であって、 前記第１画像データの所定画素数分の画素データを保持
   し、これらを画素データ群として並列的に出力する画素
   データ保持手段と、 複数のレジスタの各々において、指定された倍率の逆数
   を順次加算して得られる値を保持するパラメータ保持手
   段と、 前記複数のレジスタの各々が保持している値に基づい
   て、前記画素データ群のいずれかを選択するための指定
   情報を生成する生成手段と、 前記生成手段で生成された各指定情報で指定される画素
   データを前記画素データ群より獲得し、これを第２画像
   データの画素データ群として出力する出力手段とを備え
   ることを特徴とする画像処理装置。
2. 【請求項２】 変倍処理に用いるオフセット値を保持す
   るオフセットレジスタを更に備え、 前記生成手段は、前記複数のレジスタの各々が保持する
   値に前記オフセット値を加算し、この加算結果の整数部
   の数値を前記指定情報とすることを特徴とする請求項１
   に記載の画像処理装置。
3. 【請求項３】 前記生成手段は、前記複数のレジスタの
   各々が保持する値の小数部に前記オフセット値を加算
   し、該加算の結果新たに整数部が発生した場合は前記複
   数のレジスタの各々が保持する値の整数部に１を加算し
   た数値を、そうでない場合は前記整数部のそのままの数
   値を前記指定情報とすることを特徴とする請求項２に記
   載の画像処理装置。
4. 【請求項４】 前記画素データ保持手段はシフトレジス
   タであり、 前記出力手段は、前記指定情報で示される数値に対応す
   るビット位置より出力されている画素データを選択して
   出力することを特徴とする請求項２又は３に記載の画像
   処理装置。
5. 【請求項５】 前記出力手段で出力された画素データ群
   の次の画素データ群を処理するために、前記オフセット
   値を更新する更新手段を更に備えることを特徴とする請
   求項２に記載の画像処理装置。
6. 【請求項６】 前記複数のレジスタは、前記第２画像の
   画素データ群を生成するのに必要な個数よりも１つ多い
   個数のレジスタを含み、 前記更新手段は、前記複数のレジスタにおいて保持され
   ている最大値に前記オフセット値を加算し、該加算結果
   の小数部の値で前記オフセットレジスタの内容を更新す
   ることを特徴とする請求項５に記載の画像処理装置。
7. 【請求項７】 前記複数のレジスタは、前記第２画像の
   画素データ群を生成するのに必要な個数よりも１つ多い
   個数のレジスタを含み、 前記複数のレジスタにおいて保持された最大値に前記オ
   フセット値を加算し、該加算結果の整数部の値に基づい
   て前記画素データ保持手段を更新する画素データ更新手
   段を更に備えることを特徴とする請求項１に記載の画像
   処理装置。
8. 【請求項８】 前記画素データ保持手段は、シフトレジ
   スタで構成され、 前記画素データ更新手段は、前記複数のレジスタにおい
   て保持された最大値に前記オフセット値を加算して得ら
   れた値の整数部の数値分だけ該シフトレジスタをシフト
   することを特徴とする請求項７に記載の画像処理装置。
9. 【請求項９】 前記オフセットレジスタに初期値を設定
   する設定手段を更に備えることを特徴とする請求項２に
   記載の画像処理装置。
10. 【請求項１０】 前記設定手段は、前記オフセットレジ
    スタに所望の初期値をセットすることを特徴とする請求
    項８に記載の画像処理装置。
11. 【請求項１１】 前記設定手段は、前記オフセットレジ
    スタに初期値として所定の固定値をセットすることを特
    徴とする請求項８に記載の画像処理装置。
12. 【請求項１２】 前記パラメータ保持手段は、 所望の倍率の逆数を保持する倍率レジスタと、 加算結果を保持する加算結果レジスタと、 前記倍率レジスタに保持された値と前記加算結果レジス
    タに保持された値とを加算し、その加算結果を加算結果
    に出力する加算器と、 前記加算器による加算を繰返し、各加算処理毎に、前記
    加算結果レジスタに保持された加算結果を前記複数のレ
    ジスタに順次格納していく制御手段とを備えることを特
    徴とする請求項１に記載の画像処理装置。
13. 【請求項１３】 前記複数のレジスタは、前記倍率の逆
    数の奇数倍を保持し、 前記生成手段は、前記複数のレジスタに保持されたデー
    タのビットをシフトして、前記倍率の逆数の奇数倍及び
    偶数倍のデータを得て、これに基づいて前記画素データ
    群のいずれかを選択するための指定情報を生成すること
    を特徴とする請求項１に記載の画像処理装置。
14. 【請求項１４】 前記生成手段におけるビットのシフト
    は、配線を１ビットずらすことによって達成されること
    を特徴とする請求項１３に記載の画像処理装置。
15. 【請求項１５】 第１画像データを所望の倍率に変倍し
    て第２画像データを得る画像処理方法であって、 前記第１画像データの所定画素数分の画素データを第１
    レジスタに保持し、これらを画素データ群として並列的
    に出力する画素データ保持工程と、 複数の第２レジスタの各々において、指定された倍率の
    逆数を順次加算して得られる値を保持するパラメータ保
    持工程と、 前記複数の第２レジスタの各々が保持している値に基づ
    いて、前記画素データ群のいずれかを選択するための指
    定情報を生成する生成工程と、 前記前記生成工程で生成された各指定情報で指定される
    画素データを前記画素データ群より獲得し、これを第２
    画像データの画素データ群として出力する出力工程とを
    備えることを特徴とする画像処理方法。