JP2825395B2 - 並列処理装置および方法 - Google Patents

並列処理装置および方法

Info

Publication number
JP2825395B2
JP2825395B2 JP4108088A JP10808892A JP2825395B2 JP 2825395 B2 JP2825395 B2 JP 2825395B2 JP 4108088 A JP4108088 A JP 4108088A JP 10808892 A JP10808892 A JP 10808892A JP 2825395 B2 JP2825395 B2 JP 2825395B2
Authority
JP
Japan
Prior art keywords
pixels
new
pixel
line
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4108088A
Other languages
English (en)
Other versions
JPH05216984A (ja
Inventor
ジェイムズ バーン ティモシィ
アレグザンダー モンシロビッチ マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPH05216984A publication Critical patent/JPH05216984A/ja
Application granted granted Critical
Publication of JP2825395B2 publication Critical patent/JP2825395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • G06F17/175—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method of multidimensional data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Complex Calculations (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタルイメージを
並列処理する並列処理装置および方法に関する。
【０００２】
【従来の技術】格納されたディジタルイメージは複数の
数値を備え、各数値はそれぞれイメージの離散的な小さ
い部分に対するイメージ特性、典型的には、光学濃度値
を表す。これらの値は当業者にはピクセル値として知ら
れている。ピクセルという名前は”Ｐｉｃｔｕｒｅ Ｅ
ｌｅｍｅｎｔ（画素）”という語を短縮したものであ
る。完成されたイメージ内の各ピクセルの相対的な位置
も知られている。取り入れかつディジタル化されたイメ
ージは、各ピクセルに対するイメージ濃度を表す有限個
の画像値の形式で記憶装置に格納される。
【０００３】イメージを再現して表示する際に、格納さ
れていたピクセル値は元に戻され、このピクセル値を用
いて、原画素をイメージ内の正確な位置に原画と同一の
光学濃度でそれぞれ再現する。
【０００４】得られた原画素の数と必要な出力画素の数
が１対１の関係にある限り問題がないことは勿論であ
る。得られたイメージを表示中に拡大しようとすると、
すぐに明らかになるが、原ピクセルデータの供給が一定
であることから、表示される情報に間隙が存在するよう
になる。その間隙は、適正に表示するため、何等かの方
法で埋め合せなければならない。
【０００５】イメージ拡大のために生成された原データ
の間隙を埋めるため、原ピクセルデータを用いて余分の
ピクセル値を補間することは知られていることである。
補間を行う算術的な手法も良く知られている。
【０００６】データ補間に対するアプローチとしては、
現在のピクセルデータを用いて３次元曲線を算術的に規
定し、その３次元曲線から、中間のピクセル値を算出す
るアプローチが良く用いられる。現在のピクセル値は埋
めるべき領域を囲む規定された領域から得られ、現在の
ピクセル値を用いて別のピクセル値が予測される。新し
いピクセルの数は倍率に依存する。例えば、２倍に拡大
するには、原ピクセル値に対してそれぞれ４つの値を生
成しなければならない。新しい値は有効なピクセルデー
タに対して数多くの算術的な操作を行って算出される。
算術的な操作には、予め定めた数の係数を選択すること
や、この選択された係数に選択された数の原ピクセルデ
ータを掛けることや、その結果を加算して新しいピクセ
ル値を生成することが含まれている。
【０００７】適正な係数を選択する処理や、原データを
得る処理や、その結果を乗算したり加算したりして新し
い値を生成する処理は、時間の無駄であり、特に、ソフ
トウェアで実現する場合には時間の無駄である。ハード
ウェアを開発して算術的に処理を行うようにすれば速度
の上で実質的に有利といえる。このようなハードウェア
には米国特許４，４６８，６９３号および米国特許４，
８３７，７２２号に開示されているものがある。さら
に、上述した米国特許はいずれも新しいピクセルを高速
度に生成する回路を開示している。大きいイメージ倍率
を扱うとき、特に、倍率を用いて数多くの算術的な操作
をする必要がある状態で大きいイメージ倍率を扱うと
き、ますます速い速度が必要になる。特に、実時間表示
または疑似実時間表示が望まれるとき、ますます速い速
度が必要になる。
【０００８】本発明の目的は、高速度のプロセッサであ
って、ディジタルデータを補間して新しいピクセル値を
より高速度に生成する高速度プロセッサを提供すること
にある。
【０００９】本発明の他の目的は、複数の平行線に沿っ
て並列に並べた複数のピクセルよりなるイメージに対
し、原ピクセル値から補間して新しいピクセル値を算出
する方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の装置は、複数の
平行線に沿って順に配列された第１の複数ピクセルより
なる原イメージの該第１の複数ピクセルを補間して、新
しい第２の複数ピクセルを新しい複数の平行線に沿って
順に配列させることにより、前記原イメージをＭ倍に拡
大し、前記補間を、Ｎｙを周囲ピクセルが配列されてい
る平行線の数とし、Ｎｘを１線上の周囲ピクセルの数と
した場合に、Ｎｙ個の周囲ピクセルとＮｘ個の周囲ピク
セルとを識別し、識別された周囲ピクセルの値に、補間
するために選択された係数の集合を同時に与えて新しい
ピクセル値を計算することにより行う装置であって、ラ
インメモリと、周波数f(p)の制御信号を生成する主タイ
ミング手段と、副タイミング手段と、新しいピクセル値
を補間するための係数の集合を含む複数のモジュール
と、前記係数集合の部分集合を受信して前記新しいピク
セル値を補間する計算手段と、前記新しいピクセルのア
ドレスを決定する手段とを備えた装置において、 １）前記ラインメモリは、少なくともＮｙ個（複数個）
の原ピクセルラインバッファを備え、前記ラインメモリ
に、Ｎｘ個のセルをそれぞれ有するＮｙ個（複数個）の
ピクセルパイプラインが並列に接続してあり、 ２）前記Ｎｙ個のラインバッファから、それぞれ、原ピ
クセル値を対応するＮｙ個のパイプラインにそれぞれ並
列にロードし、前記パイプラインの各ピクセル値を前記
主タイミング手段の周波数f(p)で該パイプラインに沿っ
て同時に移動させる手段を備え、 ３）前記副タイミング手段は周波数f(s) = M x f(p) の
副タイミングパルスを生成し、 ４）前記副タイミングパルスで制御されるｘアドレスカ
ウンタおよびｙアドレスカウンタであって、前記係数集
合から１つの部分集合を選択して該係数部分集合を前記
計算手段に供給するｘアドレスカウンタおよびｙアドレ
スカウンタであり、前記ｘアドレスカウンタは、前記副
タイミングパルスごとにインクリメントし、Ｍパルス後
にリセットし、前記ｙアドレスカウンタは、拡大された
イメージラインの新しいピクセルの数と、前記副タイミ
ングパルスの数とが等しくなった後でインクリメント
し、Ｍだけインクリメントした後にリセットし、これに
よって、前記新しいピクセルを、イメージラインごと
に、順に配列されたピクセルの連続するストリームとし
て生成するｘアドレスカウンタおよびｙアドレスカウン
タを備え、 ５）前記新しいピクセルを生成順に受信し格納する手段
を備えたことを特徴とする。ラインメモリのラインバッ
ファの数は、Ｎｙ＋１に等しくすることができる。本発
明の装置は、副タイミング手段により制御される係数計
算手段をさらに含むことができ、係数部分集合の選択さ
れた数は、適正な係数集合から選択することができる。
予め計算された係数値のルックアップテーブルは、ｘア
ドレスカウンタおよびｙアドレスカウンタに関係付ける
ことができ、係数部分集合は、前記ルックアップテーブ
ルから選択することができる。
【００１１】係数の部分集合の数は典型的には倍率Ｍの
２乗に等しくなる。
【００１２】本発明の方法は、複数の平行線に沿って順
に配列された第１の複数ピクセルよりなる原イメージの
該第１の複数ピクセルを補間して、新しい第２の複数ピ
クセルを新しい複数の平行線に沿って順に配列させるこ
とにより、前記原イメージをＭ倍に拡大し、前記補間を
を行うのに、Ｎｙを周囲ピクセルが配列されている平行
線の数とし、Ｎｘを１線上の周囲ピクセルの数とした場
合に、Ｎｙ個の周囲ピクセルとＮｘ個の周囲ピクセルと
を識別するとともに、補間するために選択された１つの
係数集合を周囲ピクセル値に同時に付加することによ
り、周囲ピクセル値を用いて、新しいピクセル値を計算
する方法において、 １）Ｎｘ個のセルをそれぞれ有するＮｙ個のピクセルパ
イプラインを並列に接続したラインメモリのＮｙ個のラ
インバッファに、少なくともＮｙ個（複数個）の原ピク
セルラインを格納し、 ２）前記Ｎｙ個のラインバッファから、それぞれ、原ピ
クセル値を、対応するＮｙ個のパイプラインにそれぞれ
並列にロードし、前記パイプラインの各ピクセル値を、
前記主タイミング手段の周波数f(p)で、該パイプライン
に沿って同時に移動させ、 ３）周波数f(s)＝Ｍ×f(p)の副タイミングパルスを生成
し、 ４）前記係数集合から１つの部分集合を選択するととも
に、該係数部分集合を計算手段に供給して、ピクセルご
とに、ラインごとに、新しいピクセル値のストリームを
順次生成し、前記部分集合の選択を、前記副タイミング
パルスにより制御され前記副タイミングパルスごとにイ
ンクリメントされＭパルス後にリセットされるｘアドレ
スカウンタにより制御するとともに、拡大されたイメー
ジラインの新しいピクセルの数と前記副タイミングパル
スの数とが等しくなった後でインクリメントされＭだけ
インクリメントされた後にリセットされるｙアドレスカ
ウンタにより制御し、 ５）前記新しいピクセルを生成順に受信し格納すること
を特徴とする。本発明の方法は、新しいピクセルを生成
順に受信し表示するステップをさらに含むことができ
る。ラインメモリのラインバッファの数は、Ｎｙ＋１に
等しくすることができる。本発明の方法は、副クロック
で制御されるレートで、適合する係数集合を計算し、計
算された適合する係数集合から、前記数の係数部分集合
を選択するステップをさらに含むことができる。係数部
分集合を選択するステップは、予め計算された係数値の
ルックアップテーブルから前記部分集合を選択するステ
ップを備えることができる。
【００１３】
【００１４】
【実施例】図１および図２は本明細書に記載の従来例で
簡単に説明した問題点を示す。図１は４×４に配置され
た１６画素により表される原イメージの小部分を示す。
原イメージは勿論このような画素を多く備えているが、
図示するために小部分を分離させたに過ぎない。
【００１５】各画素は、イメージ（Ｄ１１．．．Ｄ４
４）内の相対的な位置を指定する行と列により判別され
る。各画素に関係させて、各画素は各画素内のディジタ
ル表示した原イメージの光学濃度に対応する数値を有す
る。この数値は一時記憶装置または固定記憶装置に蓄積
するようにしてもよい。記憶装置にアクセスし、記憶装
置に格納された数値を用いて原画の光学濃度を再現する
ことができる。８ビットディジタルシステムでは、この
数値は０から２５５までの数値のいずれでもよい。ま
た、各数値は、対応するイメージの位置に対する記憶内
容の記憶位置を指示することができるアドレスに関係づ
けられている。イメージをディジタル形式で取り入れ、
格納し、検索する手法は良く知られているので、ここで
はそれ以上説明しない。
【００１６】このイメージ部分を拡大しないで再現する
際に、表示装置を駆動するのが典型的であり、格納され
た各ピクセル値に対し、この値に対応する表示画素がデ
ィスプレイ上に再現される。出力には、各Ｄ１１．．．
Ｄ４４に対して、Ｄ′１１．．．Ｄ′４４が存在する。
出力された各ピクセルは、原イメージと正確に同じよう
に、互いに隣合わせて配列される。
【００１７】図２は上述した表示装置と同一の表示装置
を用いて、原イメージが原サイズの２倍の大きさで表示
されたときどうなるかを示す。イメージは今２倍の大き
さになっているので、各原画素は出力画面上でそれぞれ
原画素の４倍の大きさの領域を覆う。従って、今Ｄ１１
は伸長されて隣接する４つのピクセルを覆い、Ｄ１
２，．．．はそれぞれ隣接する４つのピクセルを覆い、
その結果、原４×４ピクセル領域は伸長されて８×８ピ
クセルを覆うようになる。
【００１８】しかし、データは元々Ｄ１１．．．Ｄ４４
に対するデータなので、均等に広げられても、図２に示
すように１６ピクセルのみを覆うに過ぎない。拡大した
イメージを表示する前に、空白ピクセルに対するピクセ
ル値を新たに生成する必要がある。典型的には、倍率を
Ｍと設定した場合には、原イメージの画素は全てＭ2個
の出力画素により置き換えられることになる。新しいピ
クセル値を展開するいずれかの補間手法を用いて、原ピ
クセルデータに重み付け係数を掛け、乗算結果を加算し
て、各ピクセル値が新たに計算される。通常は、４×４
原ピクセルの近傍のピクセルが用いられることになる。
ピクセルを図１および図２に示すように”Ｄ”で表した
場合、異なる重み付け係数の集合がある。この集合の重
み付け係数により、各原ピクセル値を４倍にし、各原ピ
クセルＤに対して置換する値Ｎ１を生成し、ついで、値
ｎ２，Ｎ３を生成し、さらに、Ｎ４を生成しなければな
らない。これら重み付け係数を係数マトリックスＣk と
表すことができる。ただし、
【００１９】
【数１】
【００２０】 であり、ｋ＝１，２，．．．，Ｍ2 （倍率）である。
【００２１】選択された補間処理、すなわち、１次補
間、双１次補間、３次畳み込み補間等に依存する重み付
け係数を導くのは、本発明の範囲を越えるものである。
１９９０年１２月３１日に出願された出願番号０７／６
３６，６４７号には、計算法が開示されている。
【００２２】上述した表記法を用いると、Ｄに対応して
新たに出力されるピクセルＮk は、ｊ＝１〜４、ｉ＝１
〜４、および全てのｋに対して、次の式により与えられ
る。
【００２３】
【数２】Ｎk ＝Σj Σi Dij Cijk （１） 次の例は、２倍にした場合の補間計算の例であるが、図
２にＮ１，Ｎ２，Ｎ３，Ｎ４と表記されたピクセルの計
算に限定する。指定されたピクセルマトリックス内に残
る値を計算する方法も同様である。この例のため、図１
に示すピクセルＤに次の特定の値が与えられる。
【００２４】
【数３】
【００２５】次の例は３次畳み込み補間の場合に対して
展開される１組の係数Ｃk である。
【００２６】この例では、Ｍ＝２であり、ｋ＝１，２，
３，４である。係数は上述した領域Ｄに対してＤ２２の
近傍に展開される。
【００２７】
【数４】
【００２８】
【数５】
【００２９】
【数６】
【００３０】
【数７】
【００３１】Ｃ1 ，Ｃ2 ，Ｃ3 ，Ｃ4 はそれぞれ係数Ｃ
k の集合の部分集合である。式（１）をＤ２２に適用す
ると、次の出力ピクセル値が得られる。
【００３２】
【数８】Ｎ1 ＝（１）（１６１）＝１６１
【００３３】
【数９】 Ｎ2 ＝（−０．０７５）（１４５）＋（０．５７５０）（１６１） ＋（０．５７５０）（１９３）＋（−０．０７５）（２０１）＝１７８
【００３４】
【数１０】 Ｎ3 ＝（−０．０７５）（１７０）＋（０．５７５０）（１６１） ＋（０．５７５０）（１６５）＋（−０．０７５）（１７２）＝１６２
【００３５】
【数１１】 Ｎ4 ＝（０．００５６）（１５０）＋（−０．０４３１）（１７０） ＋（−０．０４３１）（２００）＋（０．００５６）（２０５） ＋（−０．０４３１）（１４５）＋（０．３３０６）（１６１） ＋（０．３３０６）（１９３）＋（−０．０４３１）（２０１） ＋（−０．０４３１）（１４７）＋（０．３３０６）（１６５） ＋（０．３３０６）（１９７）＋（−０．０４３１）（２０３） ＋（０．００５６）（１５３）＋（−０．０４３１）（１７２） ＋ （−０．０４３１）（１９９）＋（０．００５６）（２０２） ＝１７９ 新たに得られた値Ｎ1 ，Ｎ2 ，Ｎ3 ，Ｎ4 は図２に示す
ように配置されることになる。その算出手順が次のピク
セル、すなわちＤ２３に対して繰り返され、別の４つの
新しいピクセルが生成される。各ピクセルに対して同様
の算出手順が繰り返され、それぞれ、４つの新しいピク
セルが生成される。
【００３６】図３は上述した動作を高速度に行うハード
ウェアを示す。このハードウェアは主（入力）周波数を
有する主クロック１０を備えている。主クロック１０は
原画データが蓄積された記憶装置１２からのイメージピ
クセルデータの供給を信号線１１を介して制御するもの
である。記憶装置１２からのピクセルデータは信号線２
３を介して補間モジュール１６に供給されている。
【００３７】主クロック１０は入力タイミング信号を信
号線１３を介して補間モジュール１６に供給し、さら
に、信号線１９を介して係数源モジュール１８に供給さ
れている。係数源１８は記憶装置であってもよい。この
記憶装置はルックアップテーブルの形態でアクセス可能
な予め計算された係数の集合を有するものであってもよ
く、または固定値を有する複数のテーブルを有するもの
であってもよい。また、この記憶装置は計算素子を含ん
でも良く、計算素子により、補間モジュール内の原ピク
セルデータからの入力に基づき係数の集合を計算するこ
とできるものである。後者の記憶装置は補間が適用でき
るところ、すなわち、イメージの性質（ｎａｔｕｒｅ）
が変化すると、そのイメージとともに係数が変化すると
ころでは特に有用である。係数は信号線２１を介して補
間モジュールに供給される。
【００３８】本発明によれば、副クロック１４は第２
（出力）周波数を有し、主クロック１０の他に用いられ
ている。この副クロックは出力タイミング信号を供給す
る。その出力タイミング信号の期間は、所望のイメージ
倍率”Ｍ”の逆数に等しい主クロック期間の一部であ
る。図５はＭ＝４に対して、２つのクロック１４，１８
により生成されるタイミングパルスの関係を示す。本実
施例では、副クロックの期間“ｔ”が設定され、一定に
保たれる。主クロックの期間“Ｔ”は、便宜上、必要な
周波数関係が得られるように変化される。さらに、望ま
しいことであるが、主クロックからの出力パルスの立ち
下がりエッジは、図５に示すように、副クロックからの
出力パルスの立ち下がりエッジに一致する。また、本実
施例では、主クロックからの出力パルスのパルス幅は、
副クロックの期間ｔの１／４に設定されている。
【００３９】出力タイミング信号は補間モジュール１６
に信号線１５を介して供給されている。適正な係数を用
いて補間法が実行されると、出力タイミング信号はさら
に係数源モジュール１８に供給され、その後、補間モジ
ュールに信号線２１を介して供給される係数集合の取り
出しレートを制御する。望ましい実施態様では、係数源
モジュール１８が削除され、そのかわり、予め算出され
た係数が用いられている。予め算出された係数は、本実
施例で後述するが、補間モジュール１６の記憶装置モジ
ュールに予めロードされている。
【００４０】補間モジュール１６の出力はさらに処理す
るために信号線２５を介してバッファ記憶装置２０に入
れてもよい。処理には表示を含めても良い。
【００４１】補間モジュール１６が詳細に示されている
図４を参照して説明する。
【００４２】ラスタラインバッファ３０は数多くのライ
ンバッファ記憶装置３４を備えている。望ましい実施態
様では、補間計算に際して、Ｎ×Ｎ個の原ピクセルの近
傍を用いた場合は、Ｎ＋１個のラインバッファ３４が用
いられる。格納されたイメージデータ１２からのピクセ
ル情報は、信号線２３を介してラスタラインバッファ３
０に入力される。そのデータは個々のラインバッファ３
４に１ラスタラインずつ順次ロードされる。少なくとも
Ｎ個のラインバッファがロードされると、主クロックは
個々のピクセルデータを同時に、Ｎ個のラインバッファ
３４に対応するパイプライン３２に転送開始する。各パ
イプラインはＮ個のデータ保持セルを備え、Ｎ個のパイ
プラインが存在する。図４に示す回路では、４×４ピク
セルの近傍のピクセルが用いられる。４個のパイプライ
ン３２はそれぞれ４つのセルを含み、合計１６のセル、
すなわち、３６，３８，４０，４２，４４，４６，４
８，５０，５２，５４，５６，５８，６０，６２，６
４，および６６の番号を付したセルが存在する。各パイ
プライン３２内では、４つのセルが連結され、その結
果、各セルは当該セルの前のセルからデータを受けるこ
とができ、そのデータを当該セルの後のセルに供給する
ことができる。データ転送パスは右から左につけられ
る。各パイプラインの第１セルは対応する個々のライン
バッファ３４からデータを受ける。ラインバッファ３４
Ａ，３４Ｂ，３４Ｃ，および３４Ｄにロードされたデー
タに基づきピクセルを全て計算すると、パイプライン入
力はシフトされ、ラインバッファ３４Ｂ，３４Ｃ，３４
Ｄ，および３４Ｅからデータを受け、後者のラインバッ
ファはそのパイプラインから切り離されている間、デー
タが格納されたままである。今、ラインバッファ３４Ａ
はその後の使用のためのデータ格納が有効である。４つ
のパイプラインを全て介し、５つのラインバッファを全
て順番に使用して、その処理を連続して繰り返す。
【００４３】各セルに関係づけて、２つの入力ＡとＢを
有する乗算器１００を有する。４×４個に対してこのよ
うな乗算器が１６個ある。一般的にはＮ×Ｎ個である
が。乗算器が連結されており、各乗算器の入力端子Ａに
各セルに格納された値が現れる。
【００４４】パイプライン３２に関係づけて、記憶装置
モジュール（ＲＡＭチップでも可能である）を有する。
その記憶装置モジュールには係数Ｃk の集合がロードさ
れている。図４に示す回路には、各保持セルに関係ずけ
た係数記憶装置モジュールが示されている。このような
係数記憶装置モジュール、すなわち、６８，７０，７
２，７４，７６，７８，８０，８２，８４，８６，８
８，９０，９２，９４，９６，および９８を付した記憶
装置モジュールが１６個存在する。各記憶装置モジュー
ルの出力が乗算器１００の入力にそれぞれに入力され
る。小数（ｆｒａｃｔｉｏｎａｌ）ｘおよび小数ｙアド
レスジェネレータ１４０と１４２は、それぞれ、副クロ
ックにより制御され、記憶装置モジュールに関係づけら
れている。ｘとｙアドレスジェネレータ１４０と１４２
の出力が用いられ、適正な係数が記憶装置モジュールか
ら取り出される。適正な係数はデータに掛けられ、ピク
セルＮijが新たに生成される。
【００４５】多段加算器１０１は乗算器１００と１０
８，１０２と１１０，１０４と１１２，１０６と１１
４，１１６と１２４，１１８と１２６，１２０と１２
８，および１２２と１３０がともに加算されるように接
続され、多段加算器１０１の第１段に各乗算器１００の
出力は現れる。加算器の第１段の出力が加算器１０１の
第２段に現れ、加算器の第２段で並列に加算される。加
算器の第２段の出力が加算器の第３段に現れ、加算器１
０１の第３段で加算される。本発明の実施に対して本質
的なことではないが、レジスタ１０３を加算器１０１の
段と段の間に位置させ、同様に、乗算器１００，１０
２，１０４，．．．，１３０の入力端子および出力端子
に現れる。図４の図面が詰まり過ぎるので、レジスタの
中には図示しないものがある。
【００４６】図４では、種々の加算器の段と段の間の接
続は特別な例である。最終出力がＮk を与える式（１）
を実行して得られる場合、示されている特定の順序は厳
密なものではなく、変更してもよい。データの乗算結果
を加算する順序を選択する際、当該ピクセルの近傍の各
ピクセルの位置に対する係数の大きさを考慮しなければ
ならない。また、加算器のどの段でもオーバフローした
り、アンダーフローしないように加算順序を考慮しなけ
ればならない。
【００４７】本実施例では、リミッタ回路１５１を用い
て加算器の最終段の出力が次のようにオーバフローした
り、アンダーフローしたりしないようにしてもよい。ハ
ンドルされる情報、すなわち、ピクセル値は８ビット形
式である。
【００４８】一般的に言うと、丸め誤差を最小にするた
め、８ビットより大きい容量を有する加算器の段が選択
されるべきである。典型的には、１２ビット加算器の段
が用いられている。加算器の出力の有意ビットは合計有
効ビット０から１１のうちのビット１から８である場
合、ビット０がＬＳＢ（最下位ビット）であり、ビット
１１がＭＳＢ（最上位ビット）である。ＭＳＢが“１”
である場合、アンダーフローが指示される。一方、ＭＳ
Ｂが“０”であり、ビット９が“１”である場合、オー
バーフローが指示される。リミッタ回路が、アンダーフ
ローに対して、加算器出力を“０”と置換し、オーバー
フローに対して、加算器出力を“２５５”と置換する。
【００４９】加算器１０１の最終段の出力は、小数アド
レスとともに、出力バッファに供給してもよい。出力バ
ッファから所望の使用、すなわち、表示するか、固定記
憶するか、あるいはさらに処理するために検索される。
伸長データを用いてラスタライン出力装置を実時間また
は疑似実時間で駆動する応用では、次のことが便利であ
る。すなわち、最終レジスタの出力をＦＩＦＯバッファ
記憶素子に出力し、このバッファ記憶素子からの出力が
ＦＩＦＯで順次検索され、特別のピクセルアドレス情報
記憶を必要とせず、出力装置を駆動することが便利であ
る。この場合、後で詳細に説明するが、小数アドレス発
生器が動作され、その結果、ｙアドレス発生器は“Ｍ”
ラインだけカウントするまで各ラインの終端でインクリ
メントされ、他方、ｘアドレス発生器は副クロックパル
スごとにインクリメントされ、“Ｍ”だけカウントした
後リセットされる。
【００５０】その結果、１つのラスタラインの新しいピ
クセルが全て算出されるまで、データ上の第１パスで新
しいピクセルＮ１およびＮ２が発生され、ｙアドレス発
生器がインクリメントされる。その後、Ｎ３およびＮ４
が同一のデータ上の第２パスで計算される。ついで、新
しいラスタラインが完成するまで、あたかも４つのピク
セル値が全て１つのパスで発生され、それらのアドレス
がバッファ記憶装置に格納されるか、あるいはマッピン
グされるように、同一の最終結果を生じさせる。補間モ
ジュール１６の動作を容易に理解できるように、図４で
は、主クロックにより駆動される要素が斜線で示され、
一方、副クロックにより駆動される要素が白色で示され
ている。
【００５１】動作中、イメージ（ラスタ）ラインがラス
タラインバッファ３４にロードされる。Ｎ個のラインバ
ッファが一杯になると、主クロックがＮ個のピクセル
（各Ｎ個のラインバッファから１個）を、並列パイプラ
イン３２の第１段と、セル３６，４４，５２および６０
とにロードする。Ｎ個の主クロックサイクルにより、Ｎ
×Ｎ個のピクセルがロードされ、パイプラインが一杯に
なる。パイプラインのＮ段全ての出力がＮ×Ｎ個の乗算
器１００，１０２，１０４，．．．，１３０のＡ入力端
子上で同時に有効になる。
【００５２】各係数記憶装置モジュール６８，７０，７
４，．．．，９８は、Ｍ乗された係数値が予めロードさ
れている。ただし、Ｍは出力イメージの入力イメージに
対する倍率である。上述した例では、Ｍ＝２である場合
に、Ｄ２２に対して、Ｎ1 ，Ｎ2 ，Ｎ3 ，およびＮ4 を
算出する際に、セル３６にＤ１１がロードされ、セル３
８にＤ２１が、．．．．．、セル６６にＤ４４がそれぞ
れロードされている。同時に、記憶装置モジュール６
８，７０，７２，．．．９８はＣk 係数がロードされ、
その結果、記憶装置モジュール６８は係数Ｃ１11，Ｃ２
11，Ｃ３11，およびＣ４11を含み、記憶装置モジュール
７０は係数Ｃ１21，Ｃ２21，Ｃ３21，およびＣ４21を含
み、．．．．、記憶装置モジュール９８は係数Ｃ１44，
Ｃ２44，Ｃ３44，およびＣ４44を含む。
【００５３】副クロックは２つのカウンタ１４０，１４
２を駆動し、Ｎ×Ｎ個の係数記憶装置モジュールを同時
に指示する。２つのカウンタ１４０，１４２は小数Ｘお
よび小数Ｙの空白でオフ集合を生成する。第１パスで
は、小数Ｙ指標はゼロである。小数Ｘ指標は各副クロッ
クサイクルごとにインクリメントされる。係数部分集合
は乗算器のＢ入力端子で得られる。各副クロックごと
に、係数とイメージデータの乗算、すなわち（Ａ×Ｂ）
がＮ×Ｎ個同時に行われる。
【００５４】これらＮ×Ｎの積は多段加算器１０１に供
給され、多段加算器１０１から、さらに数副クロックの
後、その結果出力ピクセルが得られる。その後、各副ク
ロックごとに新しい出力ピクセルが得られる。Ｍ個の副
クロックサイクル後、小数Ｘ指標に対応する出力ピクセ
ルが全て乗算され、主クロックにより、ラスタラインバ
ッファから次のＮピクセル集合がロードされる。
【００５５】Ｐ（Ｐは入力ラスタライン上のピクセルの
数である）この主クロックサイクルの後、第１出力ライ
ンの終端が乗算され、第１パスが完了する。第２出力イ
メージが、小数Ｙ指標をインクリメントし、同一のＮラ
インの入力ラスタライン上に第２パスを作成する。Ｍが
入力データ上を通過した後、Ｍラインの出力ラインが生
成され、コントローラにより入力ラスタラインバッファ
が回転される。“最上”ラスタラインが回転され（充填
が可能になる）、新しいラスタラインが“最下”ラスタ
ラインから転送される。完全な出力イメージはＭがＮラ
インの隣接ラスタラインの可能な集合の上をそれぞれ通
過した後、生成される。現行の手法を用いて、出力ピク
セルごとに約５０ｎｓという最小の時間（２０メガピク
セル／秒）が達成される。
【００５６】上述した本発明の開示から、ここでは説明
しない種々の変更や応用が可能である。従って、例え
ば、上述した同一の原理や方法は同様に、ラスタライン
を処理し、小数Ｙデータを展開するという２つのパスを
用いなくても適用可能であり、依然として本発明の範囲
内にある。係数源１８を削除し、係数を係数記憶装置モ
ジュールに予め単にロードしておいてもよい。予めロー
ドされた係数は１つの補間法および倍率のみに対するも
のであってもよく。あるいは、ルックアップテーブルを
備えているのが望ましい。ルックアップテーブルから、
予め定めた補間法および／または倍率に応じて、適正な
係数が選択され使用される。本発明は特定の実施例や上
述したハードウェアに限定されるものではなく、特許請
求の範囲やその均等の範囲により規定されるものであ
る。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、ディジタルデータを補間し
て新しいピクセル値をより高速度に生成することができ
るという効果がある。
【００５８】また、本発明によれば、複数の平行線に沿
って並列に並べた複数のピクセルよりなるイメージに対
し、原ピクセルから補間して新しいピクセル値を算出す
ることができる。
【図面の簡単な説明】
【図１】原イメージの一部分を表す多数のピクセルの配
列を示す図である。
【図２】図１図示イメージ部分を２倍に拡大した結果生
じるピクセル情報の間隙を示す図である。
【図３】本発明を実現するハードウェアを示すブロック
図である。
【図４】図１図示補間モジュール１６を詳細に示す図で
ある。
【図５】主クロックパルスと副クロックパルスの間の関
係を示すタイミングチャートである。
【符号の説明】
１０ 主クロック １２ 記憶装置 １４ 副クロック １６ 補間モジュール １８ 係数源モジュール ２０ バッファ記憶装置
フロントページの続き (72)発明者 マーク アレグザンダー モンシロビッ チ アメリカ合衆国 19713 デラウェア州 ニューアーク オーガスタ ドライブ 58 (56)参考文献 特開 昭62−282377（ＪＰ，Ａ) 特開 昭63−136277（ＪＰ，Ａ) 特開 平３−240174（ＪＰ，Ａ) 特開 昭61−236274（ＪＰ，Ａ) 特開 昭58−84358（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06T 3/40 G06T 1/20 H04N 1/387 - 1/393

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の平行線に沿って順に配列された第
    １の複数ピクセルよりなる原イメージの該第１の複数ピ
    クセルを補間して、新しい第２の複数ピクセルを新しい
    複数の平行線に沿って順に配列させることにより、前記
    原イメージをＭ倍に拡大し、前記補間を、Ｎｙを周囲ピ
    クセルが配列されている平行線の数とし、Ｎｘを１線上
    の周囲ピクセルの数とした場合に、Ｎｙ個の周囲ピクセ
    ルとＮｘ個の周囲ピクセルとを識別し、識別された周囲
    ピクセルの値に、補間するために選択された係数の集合
    を同時に与えて新しいピクセル値を計算することにより
    行う装置であって、 ラインメモリと、周波数f(p)の制御信号を生成する主タ
    イミング手段と、副タイミング手段と、新しいピクセル
    値を補間するための係数の集合を含む複数のモジュール
    と、前記係数集合の部分集合を受信して前記新しいピク
    セル値を補間する計算手段と、前記新しいピクセルのア
    ドレスを決定する手段とを備えた装置において、 １）前記ラインメモリは、少なくともＮｙ個（複数個）
    の原ピクセルラインバッファを備え、前記ラインメモリ
    に、Ｎｘ個のセルをそれぞれ有するＮｙ個（複数個）の
    ピクセルパイプラインが並列に接続してあり、 ２）前記Ｎｙ個のラインバッファから、それぞれ、原ピ
    クセル値を対応するＮｙ個のパイプラインにそれぞれ並
    列にロードし、前記パイプラインの各ピクセル値を前記
    主タイミング手段の周波数f(p)で該パイプラインに沿っ
    て同時に移動させる手段を備え、 ３）前記副タイミング手段は周波数f(s)＝Ｍ×f(p)の副
    タイミングパルスを生成し、 ４）前記副タイミングパルスで制御されるｘアドレスカ
    ウンタおよびｙアドレスカウンタであって、前記係数集
    合から１つの部分集合を選択して該係数部分集合を前記
    計算手段に供給するｘアドレスカウンタおよびｙアドレ
    スカウンタであり、 前記ｘアドレスカウンタは、前記副タイミングパルスご
    とにインクリメントし、Ｍパルス後にリセットし、 前記ｙアドレスカウンタは、拡大されたイメージライン
    の新しいピクセルの数と、前記副タイミングパルスの数
    とが等しくなった後でインクリメントし、Ｍだけインク
    リメントした後にリセットし、 これによって、前記新しいピクセルを、イメージライン
    ごとに、順に配列されたピクセルの連続するストリーム
    として生成するｘアドレスカウンタおよびｙアドレスカ
    ウンタを備え、 ５）前記新しいピクセルを生成順に受信し格納する手段
    を備えたことを特徴とする装置。
  2. 【請求項２】 請求項１において、前記ラインメモリの
    ラインバッファの数は、Ｎｙ＋１に等しいことを特徴と
    する装置。
  3. 【請求項３】 請求項１または請求項２において、 前記副タイミング手段により制御される係数計算手段を
    さらに含み、 係数部分集合の選択された数は、適正な係数集合から選
    択されることを特徴とする装置。
  4. 【請求項４】 請求項１ないし３のいずれかにおいて、
    予め計算された係数値のルックアップテーブルは、前記
    ｘアドレスカウンタおよび前記ｙアドレスカウンタに関
    係付けてあり、 前記係数部分集合は、前記ルックアップテーブルから選
    択されることを特徴とする装置。
  5. 【請求項５】 複数の平行線に沿って順に配列された第
    １の複数ピクセルよりなる原イメージの該第１の複数ピ
    クセルを補間して、新しい第２の複数ピクセルを新しい
    複数の平行線に沿って順に配列させることにより、前記
    原イメージをＭ倍に拡大し、前記補間をを行うのに、Ｎ
    ｙを周囲ピクセルが配列されている平行線の数とし、Ｎ
    ｘを１線上の周囲ピクセルの数とした場合に、Ｎｙ個の
    周囲ピクセルとＮｘ個の周囲ピクセルとを識別するとと
    もに、補間するために選択された１つの係数集合を周囲
    ピクセル値に同時に付加することにより、周囲ピクセル
    値を用いて、新しいピクセル値を計算する方法におい
    て、 １）Ｎｘ個のセルをそれぞれ有するＮｙ個のピクセルパ
    イプラインを並列に接続したラインメモリのＮｙ個のラ
    インバッファに、少なくともＮｙ個（複数個）の原ピク
    セルラインを格納し、 ２）前記Ｎｙ個のラインバッファから、それぞれ、原ピ
    クセル値を、対応するＮｙ個のパイプラインにそれぞれ
    並列にロードし、前記パイプラインの各ピクセル値を、
    前記主タイミング手段の周波数f(p)で、該パイプライン
    に沿って同時に移動させ、 ３）周波数f(s)＝Ｍ×f(p)の副タイミングパルスを生成
    し、 ４）前記係数集合から１つの部分集合を選択するととも
    に、該係数部分集合を計算手段に供給して、ピクセルご
    とに、ラインごとに、新しいピクセル値のストリームを
    順次生成し、前記部分集合の選択を、前記副タイミング
    パルスにより制御され前記副タイミングパルスごとにイ
    ンクリメントされＭパルス後にリセットされるｘアドレ
    スカウンタにより制御するとともに、拡大されたイメー
    ジラインの新しいピクセルの数と前記副タイミングパル
    スの数とが等しくなった後でインクリメントされＭだけ
    インクリメントされた後にリセットされるｙアドレスカ
    ウンタにより制御し、 ５）前記新しいピクセルを生成順に受信し格納すること
    を特徴とする方法。
  6. 【請求項６】 請求項５において、前記新しいピクセル
    を生成順に受信し表示するステップをさらに含むことを
    特徴とする方法。
  7. 【請求項７】 請求項５または請求項６において、前記
    ラインメモリのラインバッファの数は、Ｎｙ＋１に等し
    いことを特徴とする方法。
  8. 【請求項８】 請求項５ないし７のいずれかにおいて、
    副クロックで制御されるレートで、適合する係数集合を
    計算し、計算された適合する係数集合から、係数部分集
    合の数を選択するステップをさらに含むことを特徴とす
    る方法。
  9. 【請求項９】 請求項８において、前記係数部分集合を
    選択するステップは、予め計算された係数値のルックア
    ップテーブルから前記部分集合を選択するステップを備
    えたことを特徴とする方法。
JP4108088A 1991-04-29 1992-04-27 並列処理装置および方法 Expired - Fee Related JP2825395B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US692655 1991-04-29
US07/692,655 US5157517A (en) 1991-04-29 1991-04-29 Parallel interpolator for high speed digital image enlargement

Publications (2)

Publication Number Publication Date
JPH05216984A JPH05216984A (ja) 1993-08-27
JP2825395B2 true JP2825395B2 (ja) 1998-11-18

Family

ID=24781469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4108088A Expired - Fee Related JP2825395B2 (ja) 1991-04-29 1992-04-27 並列処理装置および方法

Country Status (4)

Country Link
US (1) US5157517A (ja)
EP (1) EP0511606B1 (ja)
JP (1) JP2825395B2 (ja)
DE (1) DE69232689T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388168A (en) * 1990-11-19 1995-02-07 Matsushita Electric Industrial Co., Ltd. Picture quality improving circuit using a cumulative histogram
JPH05504433A (ja) * 1990-12-31 1993-07-08 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー 画像のサイズを変換する方法、フィルタを設計する方法および出力画像空間のピクセルをサイズ変換された入力画像空間に写像する方法
US5485281A (en) * 1992-07-31 1996-01-16 E. I. Du Pont De Nemours And Company Raster image processing with pixel mapping to allow image border density allocation
US6018597A (en) * 1997-03-21 2000-01-25 Intermec Ip Corporation Method and apparatus for changing or mapping video or digital images from one image density to another
KR100435257B1 (ko) * 1997-08-07 2004-07-16 삼성전자주식회사 영상신호 처리 시스템에서의 이미지 포맷 변환장치 및 방법
JP4683079B2 (ja) * 2008-07-07 2011-05-11 ソニー株式会社 画像処理装置および方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573789A (en) * 1968-12-13 1971-04-06 Ibm Method and apparatus for increasing image resolution
DE3177299T4 (de) * 1980-04-11 1994-05-26 Ampex Bildverarbeitungssystem für räumliche Bildtransformation.
EP0070677B1 (en) * 1981-07-14 1991-01-09 Dai Nippon Printing Co., Ltd. Video printing apparatus
JPS59100975A (ja) * 1982-12-01 1984-06-11 Nec Corp 補間画像出力装置
US4578812A (en) * 1982-12-01 1986-03-25 Nec Corporation Digital image processing by hardware using cubic convolution interpolation
JPS59100972A (ja) * 1982-12-01 1984-06-11 Nec Corp カラ−画像処理装置
JPS59100974A (ja) * 1982-12-01 1984-06-11 Nec Corp 画像処理装置
DE3574514D1 (de) * 1985-01-10 1990-01-04 Yokogawa Medical Syst Geraet zum interpolieren von videodaten.
JPS61256886A (ja) * 1985-05-09 1986-11-14 Hitachi Ltd ビデオプリンタ
JPS623372A (ja) * 1985-06-27 1987-01-09 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 画像変換装置
US4837722A (en) * 1986-05-14 1989-06-06 Massachusetts Institute Of Technology Digital high speed 3-dimensional interpolation machine
JP2577748B2 (ja) * 1986-12-01 1997-02-05 サカタインクス株式会社 画像信号の補間方法及びそれを実施する画像信号処理装置
US4872064A (en) * 1987-10-19 1989-10-03 Interand Corporation System for selective scaling of digital video images
US4823201A (en) * 1987-11-16 1989-04-18 Technology, Inc. 64 Processor for expanding a compressed video signal
CA1335794C (en) * 1988-04-07 1995-06-06 Yoshiyuki Okada Process and apparatus for image magnification
US4988984A (en) * 1988-10-31 1991-01-29 International Business Machines Corporation Image interpolator for an image display system
CA2011507A1 (en) * 1989-04-28 1990-10-28 Jorge Gonzalez-Lopez Parallel image filtering using convolution
ES2109979T3 (es) * 1991-03-18 1998-02-01 Canon Kk Aparato para el proceso de imagenes.

Also Published As

Publication number Publication date
EP0511606B1 (en) 2002-07-24
JPH05216984A (ja) 1993-08-27
US5157517A (en) 1992-10-20
EP0511606A2 (en) 1992-11-04
EP0511606A3 (ja) 1994-08-03
DE69232689D1 (de) 2002-08-29
DE69232689T2 (de) 2003-04-03

Similar Documents

Publication Publication Date Title
US4988984A (en) Image interpolator for an image display system
US5202670A (en) Image processing apparatus
JP2002152498A (ja) 画像処理方法および装置
US5801678A (en) Fast bi-linear interpolation pipeline
JPH09326958A (ja) 画像処理装置および処理方法
JPH1021387A (ja) 画像処理装置および処理方法
JPH06295338A (ja) 画像生成方法
EP0997828A2 (en) Signal processing distributed arithmetic architecture
JP2825395B2 (ja) 並列処理装置および方法
US5848199A (en) Apparatus and method for performing fast and precise spatial transformations of images
JP2003316331A (ja) 表示装置
JPH03284054A (ja) 画素密度変換装置
JP2004205922A (ja) 画素数変換方法及び画素数変換装置
US7151861B2 (en) Raster image transformation circuit using micro-code and method
GB2117209A (en) Video processing systems
JPH11224332A (ja) アフィン変換のための加算的補間システムおよび方法
JP2697679B2 (ja) ディザ画像表示装置
JPH1028239A (ja) 画像縮小回路
EP0303214A2 (en) Color processor for digital map display system
EP0970582A1 (en) Bilinear decimator with error compensation
JPS63102467A (ja) 画像デ−タ解像度変換装置
JPH0571113B2 (ja)
KR970006553B1 (ko) 영상신호처리시스템에 있어서 화면원근이동(Zooming)장치
JP3566568B2 (ja) サンプルデータ列変換方法、分配点値算出方法、サンプルデータ除算方法およびプログラム記録媒体
JP2894649B2 (ja) 画像処理回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees