JPS59100975A - 補間画像出力装置 - Google Patents
補間画像出力装置Info
- Publication number
- JPS59100975A JPS59100975A JP57210970A JP21097082A JPS59100975A JP S59100975 A JPS59100975 A JP S59100975A JP 57210970 A JP57210970 A JP 57210970A JP 21097082 A JP21097082 A JP 21097082A JP S59100975 A JPS59100975 A JP S59100975A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- output
- outputs
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 230000003111 delayed effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 4
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
- H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本泊明はデジタル化された画像データに対して補間処理
をおこない元のデータ量のより多い画像データＶＣ変換
する補間画像出力装置に関する。。
をおこない元のデータ量のより多い画像データＶＣ変換
する補間画像出力装置に関する。。
従来、二次元データである画像データの拡大に関シては
ニアレストネイバ法（以下Ｎ、Ｎ法）とパイリニア法（
以下Ｂ、Ｌ、法）のハードウェアが知られているが、こ
し１ｔらの方法には後述する様々欠点があった。すなわ
ちＮ、Ｎ法は、レート変更後の枠子点位置を元のデータ
の枠子に写像した時の最も近傍点のデータをそのまま用
いる。このため指定倍（で拡大した画像データにおいて
は第１図の実機に示１−ように長方形又は正方形状に同
一のデータが並びモザイク模様になってしまう。まｆｃ
Ｂ 。
ニアレストネイバ法（以下Ｎ、Ｎ法）とパイリニア法（
以下Ｂ、Ｌ、法）のハードウェアが知られているが、こ
し１ｔらの方法には後述する様々欠点があった。すなわ
ちＮ、Ｎ法は、レート変更後の枠子点位置を元のデータ
の枠子に写像した時の最も近傍点のデータをそのまま用
いる。このため指定倍（で拡大した画像データにおいて
は第１図の実機に示１−ように長方形又は正方形状に同
一のデータが並びモザイク模様になってしまう。まｆｃ
Ｂ 。
Ｌ、法は、レート変更後の枠子点位置を元のデータの枠
子に写像した時の投写点を含む元データの単位枠子上の
４頂点のデータの値を用い、投写点のアドレスのずれを
元に作成される重みデータとの間で乗加算をおこない、
石塊近似をおこなう方法であるが、やけり指足焙に拡大
時には高周波域の成分をカットした結果となる傾向があ
り、第１図一点鎖線で示すように輪郭などがぼけた画像
となってしまう。またこフ１チらを克服する手段として
、レート変更後の枠子点位置ヲ元のデータの枠子に写像
した時の投写点金含む元データの単位枠子上の４頂点に
加えて、この単位枠子を囲んで存在する８つの単位枠子
の頂点１２点を用いて補間する方法がキュービック・コ
ンポルージョン法（以下Ｃ，Ｃ，法）として知られてい
る。前出の２つ方法に比較して、高周波域の成分を保持
しながら補間がおこなわれ優れた結果が得られることが
知られている。、第１図の破線がこれに対応している。
子に写像した時の投写点を含む元データの単位枠子上の
４頂点のデータの値を用い、投写点のアドレスのずれを
元に作成される重みデータとの間で乗加算をおこない、
石塊近似をおこなう方法であるが、やけり指足焙に拡大
時には高周波域の成分をカットした結果となる傾向があ
り、第１図一点鎖線で示すように輪郭などがぼけた画像
となってしまう。またこフ１チらを克服する手段として
、レート変更後の枠子点位置ヲ元のデータの枠子に写像
した時の投写点金含む元データの単位枠子上の４頂点に
加えて、この単位枠子を囲んで存在する８つの単位枠子
の頂点１２点を用いて補間する方法がキュービック・コ
ンポルージョン法（以下Ｃ，Ｃ，法）として知られてい
る。前出の２つ方法に比較して、高周波域の成分を保持
しながら補間がおこなわれ優れた結果が得られることが
知られている。、第１図の破線がこれに対応している。
この手法は複雑であり、プロセッサを用いて処理する手
法があるが、極めて長時間全必要とすることが知られて
いる。
法があるが、極めて長時間全必要とすることが知られて
いる。
本発明の目的は高周波成分全保持しながら、データを補
間し鮮明な拡大画像を高速に出力する補間画像出力装置
全提供することにある。
間し鮮明な拡大画像を高速に出力する補間画像出力装置
全提供することにある。
加えて他の目的は専用ハードウェア処理により、汎用で
高速なコンビーータを使用せずに、より安価な処置を提
供することにある。
高速なコンビーータを使用せずに、より安価な処置を提
供することにある。
本発明に依れば、オリジナルとなる画像を必要量記憶す
る主メモリと、このメモリから一定のレート例えばＴＶ
信号向の読出しなどを制御する駆動部と、画像を構成す
る走査に対応する単位ブロックを記憶することの可能な
バッファメモリを４ライン分以上と、前記の駆動部と同
一のレートで主メモリの出力をバッファメモリへ、臀込
むアドレス発生及び制御回路と、このレートより指定可
能な倍率で遅くアドレス全発生し、バッファ・メモリか
ら読出し制個１をする回路とを有し前出のＴＶ信号向の
続出しよりも画素の多い構成とした出力を与えるアドレ
ス切換回路と、バッファメモリド対応してその出力に接
続し１ライン中のデータ全４画素分並列に出力するシフ
トレジスタと、遅くしたアドレス発生に起因するバッフ
ァメモリの有効なアクセスよりも下位のアドレスデータ
を元にして発生する４ライン×４画像＝１６点に対応す
る重みを与える回路と、画像データとこれに対応する重
みと全乗算する回路と、乗算出力を積和する回路を持つ
ことに依タキューピックコンポルーション補間全高速に
おこない、鮮明な拡大した画像データ全出力することが
可能となる。
る主メモリと、このメモリから一定のレート例えばＴＶ
信号向の読出しなどを制御する駆動部と、画像を構成す
る走査に対応する単位ブロックを記憶することの可能な
バッファメモリを４ライン分以上と、前記の駆動部と同
一のレートで主メモリの出力をバッファメモリへ、臀込
むアドレス発生及び制御回路と、このレートより指定可
能な倍率で遅くアドレス全発生し、バッファ・メモリか
ら読出し制個１をする回路とを有し前出のＴＶ信号向の
続出しよりも画素の多い構成とした出力を与えるアドレ
ス切換回路と、バッファメモリド対応してその出力に接
続し１ライン中のデータ全４画素分並列に出力するシフ
トレジスタと、遅くしたアドレス発生に起因するバッフ
ァメモリの有効なアクセスよりも下位のアドレスデータ
を元にして発生する４ライン×４画像＝１６点に対応す
る重みを与える回路と、画像データとこれに対応する重
みと全乗算する回路と、乗算出力を積和する回路を持つ
ことに依タキューピックコンポルーション補間全高速に
おこない、鮮明な拡大した画像データ全出力することが
可能となる。
次に本発明の一実施例を示した第２図を参照して本発明
の詳細な説明する。図はＣ，Ｃ，法を高速に実行し画像
を補間し出力する装置のブロック図である。主メモリは
り１えば５１２Ｘ５ｉ２ 程度の画素を持ち各画素が
８ｂｉｔ程度の分解能があるとする。通常この種のメモ
リはフレームメモリと呼ばれＴＶ信号を発生するための
高速出力制御回路１を有する。主メモリの出力は例えば
１画素当り１００ｎｓｅｃ ｐｊ度の速度で出力２に出
て来る。こ（Ｄ出力ｆｆ：５１２画素からなるライン走
査に対応シたバッファメモリ群３〜６に主メモリに対応
して書込む制御回路７Ｕ′ｃよシ語込む。これらのバッ
ファ・メモリ群内には表示上隣接した４ラインが書込ま
れる。すなわち主メモリの走査がインターレスの場合は
、バッファメモリは隣９合ない２本が片方ノフィールド
で、残りが他のフィール）” （７Ｊ 出力が書込まれ
る。読出し回路８のアドレス出力９はアドレス運行速度
が前出の制御回路７に比して指定倍遅く動作する。この
為同−のクロック１１でドライブする時にはアドレス出
力９には小数点以下の端数部分１ｏが存在する。この端
数部は拡大された新しい座標が旧座標に対してどの位ず
れているかを示すもので、ずれの程度に応じて、口座標
上のデータすなわち、この場合はバッファ・メモリに入
っているデータに対して、ずれの程度により補間をおこ
なう。補間方法はバッファ・メモリ群からの出力１２〜
１５を受取り１ラインに対し４画素を並列出力する１６
〜１９のシフト・レジスタを用いこの４ライン分計１６
出方に対して、ずれの程度による重み発生をする回路２
ｏの出力１６種全一対一に乗算する回路群２１〜３６と
、その出力を全て加算する回路３７を用いておこなわれ
る。
の詳細な説明する。図はＣ，Ｃ，法を高速に実行し画像
を補間し出力する装置のブロック図である。主メモリは
り１えば５１２Ｘ５ｉ２ 程度の画素を持ち各画素が
８ｂｉｔ程度の分解能があるとする。通常この種のメモ
リはフレームメモリと呼ばれＴＶ信号を発生するための
高速出力制御回路１を有する。主メモリの出力は例えば
１画素当り１００ｎｓｅｃ ｐｊ度の速度で出力２に出
て来る。こ（Ｄ出力ｆｆ：５１２画素からなるライン走
査に対応シたバッファメモリ群３〜６に主メモリに対応
して書込む制御回路７Ｕ′ｃよシ語込む。これらのバッ
ファ・メモリ群内には表示上隣接した４ラインが書込ま
れる。すなわち主メモリの走査がインターレスの場合は
、バッファメモリは隣９合ない２本が片方ノフィールド
で、残りが他のフィール）” （７Ｊ 出力が書込まれ
る。読出し回路８のアドレス出力９はアドレス運行速度
が前出の制御回路７に比して指定倍遅く動作する。この
為同−のクロック１１でドライブする時にはアドレス出
力９には小数点以下の端数部分１ｏが存在する。この端
数部は拡大された新しい座標が旧座標に対してどの位ず
れているかを示すもので、ずれの程度に応じて、口座標
上のデータすなわち、この場合はバッファ・メモリに入
っているデータに対して、ずれの程度により補間をおこ
なう。補間方法はバッファ・メモリ群からの出力１２〜
１５を受取り１ラインに対し４画素を並列出力する１６
〜１９のシフト・レジスタを用いこの４ライン分計１６
出方に対して、ずれの程度による重み発生をする回路２
ｏの出力１６種全一対一に乗算する回路群２１〜３６と
、その出力を全て加算する回路３７を用いておこなわれ
る。
基本的なブロック金補足するために第３図を用いてアド
レス運行部を説明する。第３図において１０１は第２図
の９に相当するアドレス出力で簡単のために４倍に広大
する場合について説明する。
レス運行部を説明する。第３図において１０１は第２図
の９に相当するアドレス出力で簡単のために４倍に広大
する場合について説明する。
入力クロック１０２端数出力１０３は各々第２図の１１
．ＩＯｔ／ｃ相当する。４倍に広大するにはアドレスカ
ウンタ１０４を下位２ビツトについて端数部いずればよ
い、これにより出力アドレス１０１は４クロツクに渡り
同一の値が続く、すなわち１６点のデータはこの量目−
の値となっているが、端数出力１０３を入力し、−重み
を発生する回路１０４にて出力される１６点の重みデー
タを用いて補間演算される。
．ＩＯｔ／ｃ相当する。４倍に広大するにはアドレスカ
ウンタ１０４を下位２ビツトについて端数部いずればよ
い、これにより出力アドレス１０１は４クロツクに渡り
同一の値が続く、すなわち１６点のデータはこの量目−
の値となっているが、端数出力１０３を入力し、−重み
を発生する回路１０４にて出力される１６点の重みデー
タを用いて補間演算される。
本実施例においては説明をｆＭ単にする為バッファ・メ
モリの量を４ラインとし入力と出力を別々に実行したが
、ライン数を増やし入力／出力を切換型にする事に依り
、入出力共に連続して運行することが可能であシｊ：り
実用に近すことは明らかである。また入出力共に同一の
クロックを用いたがメモリが許容すれば別々の速度とな
っても本発明の本質に影響はない。加えて拡大率は実数
となってもアドレスカウンタが複雑化しで端数出力のビ
ット長も増加するが、木質的な問題ではない。
モリの量を４ラインとし入力と出力を別々に実行したが
、ライン数を増やし入力／出力を切換型にする事に依り
、入出力共に連続して運行することが可能であシｊ：り
実用に近すことは明らかである。また入出力共に同一の
クロックを用いたがメモリが許容すれば別々の速度とな
っても本発明の本質に影響はない。加えて拡大率は実数
となってもアドレスカウンタが複雑化しで端数出力のビ
ット長も増加するが、木質的な問題ではない。
４、簡単な図面の説明
第１図Ｕ＝アレストネイバ法、パイリニア法。
キュービック・コンポルージョン法に依る各補間を示す
図で、○は原データを実線はニアレストネイバ法、一点
頌＝Ｉ；′、Ｊ＋はバイリニア法、破線はキュービック
・コンポルージョン法に依る。第２図は本発明の一実姉
例のブロック図、第３図は第２図の一部詳力；１旧２で
ある。
図で、○は原データを実線はニアレストネイバ法、一点
頌＝Ｉ；′、Ｊ＋はバイリニア法、破線はキュービック
・コンポルージョン法に依る。第２図は本発明の一実姉
例のブロック図、第３図は第２図の一部詳力；１旧２で
ある。
図で、１・・・・・高車出力制御回路、２−・・高速出
力、３０〜６１・・・・・・ライン・バッファ・メモリ
、７・・・・・・ライン・バッファ害込制伽１回路、８
・・・・・ライン、バッファ読出し制御回路、９・・・
・・読出しアドレス、１０・・・・・・読出しアドレス
の端数部、１１・・・・・・駆動クロック、１２〜１５
・・・・バッファ・メモリ出力、１６〜１９・・・・・
・シフト・レジスタ、２０・・・・・・重み発生回路、
２１〜３６・・・・・・乗算回路（］６コ）、３７・・
・・・・加算回路、１０１・・・・・読出しアドレス、
工０２・・・・・１駆動クロツク、１０３・・・・・・
読出しアドレスの端ＬＹ ｆｆｌ≦、１０４・・・・・
・アドレス・カウンタ。
力、３０〜６１・・・・・・ライン・バッファ・メモリ
、７・・・・・・ライン・バッファ害込制伽１回路、８
・・・・・ライン、バッファ読出し制御回路、９・・・
・・読出しアドレス、１０・・・・・・読出しアドレス
の端数部、１１・・・・・・駆動クロック、１２〜１５
・・・・バッファ・メモリ出力、１６〜１９・・・・・
・シフト・レジスタ、２０・・・・・・重み発生回路、
２１〜３６・・・・・・乗算回路（］６コ）、３７・・
・・・・加算回路、１０１・・・・・読出しアドレス、
工０２・・・・・１駆動クロツク、１０３・・・・・・
読出しアドレスの端ＬＹ ｆｆｌ≦、１０４・・・・・
・アドレス・カウンタ。
＃１ 目
第２１″
３
手３ 図
Claims (1)
- 画１１少なくとも１画面分記憶する主メモリと、このメ
モリから一定のレートでデータを請出す、駆動部と、少
なくとも画面を構成するラインの１本分以上の画素を記
憶するバッファメモリを４つと、このバッファメモリへ
主メモリからの纜出しと同一のレートでアドレス及び書
込み制御をおこなう第１のアドレス回路と、このレート
より指定倍遅いレートでアドレス及び流出し制御をおこ
なう第２のアドレス回路と、これら２つのアドレス回路
を切換えバッファメモリへ接続する回路と、バッファメ
モリの出力と対応して入力を持ちかつ４アドレス分以上
並列出力するレジスタと、主メモリからの跣出しレート
の指定倍遅いアドレス運行により発生する端数及び小数
点以下のデータを元に発生される１６点に対応する重み
全発生する回路と、この重みとレジスタ出力全容々に乗
加算する回路を具備することを特徴とする補間画像出力
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210970A JPS59100975A (ja) | 1982-12-01 | 1982-12-01 | 補間画像出力装置 |
| US06/556,707 US4578812A (en) | 1982-12-01 | 1983-11-30 | Digital image processing by hardware using cubic convolution interpolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210970A JPS59100975A (ja) | 1982-12-01 | 1982-12-01 | 補間画像出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59100975A true JPS59100975A (ja) | 1984-06-11 |
Family
ID=16598136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210970A Pending JPS59100975A (ja) | 1982-12-01 | 1982-12-01 | 補間画像出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0511606A2 (en) * | 1991-04-29 | 1992-11-04 | E.I. Du Pont De Nemours And Company | Parallel interpolator for high speed digital image enlargement |
-
1982
- 1982-12-01 JP JP57210970A patent/JPS59100975A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0511606A2 (en) * | 1991-04-29 | 1992-11-04 | E.I. Du Pont De Nemours And Company | Parallel interpolator for high speed digital image enlargement |
| EP0511606A3 (ja) * | 1991-04-29 | 1994-08-03 | Du Pont |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4402012A (en) | Two-dimensional digital linear interpolation system | |
| US5202670A (en) | Image processing apparatus | |
| US5793379A (en) | Method and apparatus for scaling images having a plurality of scan lines of pixel data | |
| JP3747523B2 (ja) | 画像処理装置および処理方法 | |
| JPH09326958A (ja) | 画像処理装置および処理方法 | |
| JPH01194082A (ja) | 画像拡大装置 | |
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| JP3022405B2 (ja) | 画像メモリ制御装置 | |
| US10332239B2 (en) | Apparatus and method for parallel polyphase image interpolation | |
| JPS59100975A (ja) | 補間画像出力装置 | |
| JP3433086B2 (ja) | 画像変換方法および画像変換装置 | |
| JP2000187726A (ja) | デ―タ補間方法および装置及び記憶媒体 | |
| JP2510019B2 (ja) | 画像表示方法および装置 | |
| JP4465844B2 (ja) | 画像処理装置および方法、並びに記録媒体 | |
| US7697817B2 (en) | Image processing apparatus and method, and recorded medium | |
| JPS62282378A (ja) | 画像補間拡大回路 | |
| JP2002101426A (ja) | 画像処理装置および方法、並びに記録媒体 | |
| JPH02135880A (ja) | 撮像装置 | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JPH01272381A (ja) | 表示画面変換装置 | |
| JP4465843B2 (ja) | 画像処理装置および方法、並びに記録媒体 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JPH11341351A (ja) | 映像拡大縮小回路 | |
| JPS62282377A (ja) | 補間付き画像拡大処理回路 | |
| JPH057584A (ja) | 画像拡大装置 |