JP2009059187A - マイクロプロセッサおよびデータ処理方法 - Google Patents
マイクロプロセッサおよびデータ処理方法 Download PDFInfo
- Publication number
- JP2009059187A JP2009059187A JP2007226191A JP2007226191A JP2009059187A JP 2009059187 A JP2009059187 A JP 2009059187A JP 2007226191 A JP2007226191 A JP 2007226191A JP 2007226191 A JP2007226191 A JP 2007226191A JP 2009059187 A JP2009059187 A JP 2009059187A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- address
- data
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
Abstract
【解決手段】データ記憶部120はアドレス生成器110が生成した読出アドレスに応じてnビットのデータを出力する。ピーク値候補選択部130は、1データ構成単位のデータを1エレメントとして、上記nビットのデータを構成する複数個のエレメントのうちの最大値をピーク値候補として選択し、該ピーク値候補のエレメント位置を示す位置情報と共に出力する。ピーク値演算部140は、ピーク値候補DBが、ピーク値保持部150に保持されたピーク値DA0より大きいときに、ピーク値候補DBの位置情報と読出アドレスA2を用いてピーク値候補DBのアドレスを算出して、ピーク値候補DBと共にピーク値保持部150に出力し、ピーク値保持部150の保持内容を更新する。
【選択図】図1
Description
但し,PA1:新たなピーク値のアドレス
A2:読出アドレス
PB:新たなピーク値の位置情報
<第1の実施の形態>
図6は、ピーク値候補選択部230を示す。ピーク値候補選択部230は、第1の演算回路240と、第2の演算回路250と、第3の演算回路260と、乗算器270を有する。
乗算器270は、乗算結果をピーク値候補選択部230の出力Out1として出力する。なお、乗算器270は、第3の演算回路260の出力Out1に「2」を乗算することができる従来の回路で構成することができ、乗算器そのものであってもよいし、左シフト器、演算器などであってもよい。
このようにして、第1の記憶部292と第2の記憶部294の保持内容が更新される。
<第2の実施の形態>
<第3の実施の形態>
112 アドレス生成回路 114 オフセット生成回路
116 ベースアドレス出力回路 118 加算器
120 データ記憶部 130 ピーク値候補選択部
140 ピーク値演算部 150 ピーク値保持部
200 マイクロプロセッサ 210 アドレス生成器
214 オフセット生成回路 216 ベースアドレス出力回路
218 加算器 220 メモリ
230 ピーク値候補選択部 240 第1の演算回路
242 比較回路 246 セレクタ
248 セレクタ 250 第2の演算回路
252 比較回路 256 セレクタ
258 セレクタ 260 第3の演算回路
262 比較回路 264 加算器
266 セレクタ 268 セレクタ
270 乗算器 280 ピーク値演算部
282 比較回路 284 加算器
286 セレクタ 288 セレクタ
290 ビーク値保持部 292 第1の記憶部
294 第2の記憶部 300 マイクロプロセッサ
302 制御回路 310 アドレス生成器
314 オフセット生成回路 316 ベースアドレス出力回路
318 加算器 320 メモリ
324 バッファ 330 ピーク値候補選択部
390 レジスタファイル 400 マイクロプロセッサ
402 制御回路 410 アドレス生成器
414 オフセット生成回路 416 ベースアドレス出力回路
418 加算器 420 メモリ
424 バッファ 430 ピーク値候補選択部
480 ピーク値演算部 490 レジスタファイル
498 セレクタ
Claims (8)
- 複数のデータのうちの最大値または最小値であるピーク値を取得するピーク値取得処理を実行するマイクロプロセッサにおいて、
読出アドレスを順次生成して出力するアドレス生成器と、
該アドレス生成器が出力した前記読出アドレスを起点とするnビットのデータを出力するデータ記憶部と、
1データ構成単位であるmビット(m:アドレス付与単位の整数倍)のデータを1エレメントとして、前記データ記憶部が出力した前記nビットのデータを構成する複数個のエレメントのうちのピーク値を有するエレメントをピーク値候補として選択し、該ピーク値候補が前記複数個のエレメントをそれらのアドレス順に配列してなるエレメント列における位置を示す位置情報と共に出力するピーク値候補選択部と、
ピーク値と、該ピーク値を有するエレメントのアドレスとを保持するピーク値保持部と、
前記ピーク値候補選択部が出力した前記ピーク値候補と前記ピーク値保持部に保持された前記ピーク値が、前記ピーク値取得処理が最大値を取得するか最小値を取得するかに応じた大小関係を満たすことを条件に、前記ピーク値候補の前記位置情報と前記読出アドレスとを用いて該ピーク値候補のエレメントのアドレスを算出すると共に、算出した前記アドレスと前記ピーク値候補を前記ピーク値保持部に出力して該ピーク値保持部の保持内容を更新するピーク値演算部とを備えることを特徴とするマイクロプロセッサ。 - 前記読出アドレスがオフセットとベースアドレスとからなり、
前記アドレス生成器は、オフセットのみを前記ピーク値演算部に出力するものであり、
前記ピーク値演算部は、前記ピーク値候補のオフセットを求めるものであることを特徴とする請求項1に記載のマイクロプロセッサ。 - 前記ピーク値保持部は、レジスタであることを特徴とする請求項1または2に記載のマイクロプロセッサ。
- 前記ピーク値保持部として機能するレジスタと、
前記データ記憶部からの前記nビットのデータを前記ピーク値候補選択部に出力する前に一時的に格納するレジスタとを含むレジスタファイルをさらに備えることを特徴とする請求項1または2に記載のマイクロプロセッサ。 - 前記ピーク値候補選択部と前記ピーク値演算部の処理結果を選択して出力するセレクタと、
前記ピーク値保持部として機能するレジスタであって、前記セレクタが出力した前記ピーク値演算部の処理結果を格納する第1のレジスタと、前記セレクタが出力した前記ピーク値候補選択部の処理結果を格納する第2のレジスタとを有するレジスタファイルとをさらに備え、
前記ピーク値演算部は、前記第1のレジスタと前記第2のレジスタの格納内容を読み出して処理することを特徴とする請求項1または2に記載のマイクロプロセッサ。 - 前記レジスタファイルは、前記データ記憶部からの前記nビットのデータを前記ピーク値候補選択部に出力する前に一時的に格納するレジスタをさらに含むことを特徴とする請求項5に記載のマイクロプロセッサ。
- 前記アドレス生成器から前記ピーク値演算部への出力を一時的に格納するバッファをさらに備えることを特徴とする請求項1から6のいずれか1項に記載のマイクロプロセッサ。
- マイクロプロセッサにおいて、複数のデータのうちの最大値または最小値であるピーク値を取得するピーク値取得処理を実行する際に、
読出アドレスを順次生成し、
前記読出アドレスを起点とするnビットのデータを記憶部から読み出し、
1データ構成単位であるmビット(m:アドレス付与単位の整数倍)のデータを1エレメントとして、前記nビットのデータを構成する複数個のエレメントのうちのピーク値を有するエレメントをピーク値候補として選択して、該ピーク値候補が前記複数個のエレメントをそれらのアドレス順に配列してなるエレメント列における位置を示す位置情報と共に出力し、
ピーク値と、該ピーク値を有するエレメントのアドレスを保持し、
前記ピーク値候補と前記ピーク値が、前記ピーク値取得処理が最大値を取得するか最小値を取得するかに応じた大小関係を満たすことを条件に、前記ピーク値候補の前記位置情報と前記読出アドレスとを用いて該ピーク値候補のエレメントのアドレスを算出すると共に、算出した前記アドレスと前記ピーク値候補で保持中のアドレスとピーク値を更新することを特徴とするデータ処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226191A JP4896839B2 (ja) | 2007-08-31 | 2007-08-31 | マイクロプロセッサおよびデータ処理方法 |
US12/222,373 US8001358B2 (en) | 2007-08-31 | 2008-08-07 | Microprocessor and method of processing data including peak value candidate selecting part and peak value calculating part |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226191A JP4896839B2 (ja) | 2007-08-31 | 2007-08-31 | マイクロプロセッサおよびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059187A true JP2009059187A (ja) | 2009-03-19 |
JP4896839B2 JP4896839B2 (ja) | 2012-03-14 |
Family
ID=40409323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226191A Expired - Fee Related JP4896839B2 (ja) | 2007-08-31 | 2007-08-31 | マイクロプロセッサおよびデータ処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8001358B2 (ja) |
JP (1) | JP4896839B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014531674A (ja) * | 2011-09-23 | 2014-11-27 | クアルコム,インコーポレイテッド | 高速な最小値および最大値検索命令 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7859937B2 (en) * | 2009-01-12 | 2010-12-28 | Arm Limited | Apparatus and method for controlling write access to a group of storage elements |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02297623A (ja) * | 1989-05-12 | 1990-12-10 | Oki Electric Ind Co Ltd | マイクロプロセッサ |
JPH06332694A (ja) * | 1993-05-21 | 1994-12-02 | Sanyo Electric Co Ltd | ディジタル計算機におけるテーブル検索装置 |
JPH1063843A (ja) * | 1996-08-14 | 1998-03-06 | Advantest Corp | 画像データの最大値・最小値検出回路 |
JP2000305780A (ja) * | 1999-04-21 | 2000-11-02 | Hitachi Ltd | マイクロプロセッサ及びプログラム記録媒体 |
JP2007115015A (ja) * | 2005-10-20 | 2007-05-10 | Kawasaki Microelectronics Kk | メモリシステムおよび検索方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4740914A (en) * | 1984-12-31 | 1988-04-26 | Gte Communication Systems Corporation | Address generator |
US5235623A (en) * | 1989-11-14 | 1993-08-10 | Nec Corporation | Adaptive transform coding by selecting optimum block lengths according to variatons between successive blocks |
US5636327A (en) * | 1991-09-18 | 1997-06-03 | Matsushita Electric Industrial Co., Ltd. | Neural network circuit |
JPH06195322A (ja) * | 1992-10-29 | 1994-07-15 | Hitachi Ltd | 汎用型ニューロコンピュータとして用いられる情報処理装置 |
JPH0756733A (ja) | 1993-08-18 | 1995-03-03 | Mitsubishi Electric Corp | マイクロプロセッサ |
JPH07250328A (ja) * | 1994-01-21 | 1995-09-26 | Mitsubishi Electric Corp | 動きベクトル検出装置 |
-
2007
- 2007-08-31 JP JP2007226191A patent/JP4896839B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-07 US US12/222,373 patent/US8001358B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02297623A (ja) * | 1989-05-12 | 1990-12-10 | Oki Electric Ind Co Ltd | マイクロプロセッサ |
JPH06332694A (ja) * | 1993-05-21 | 1994-12-02 | Sanyo Electric Co Ltd | ディジタル計算機におけるテーブル検索装置 |
JPH1063843A (ja) * | 1996-08-14 | 1998-03-06 | Advantest Corp | 画像データの最大値・最小値検出回路 |
JP2000305780A (ja) * | 1999-04-21 | 2000-11-02 | Hitachi Ltd | マイクロプロセッサ及びプログラム記録媒体 |
JP2007115015A (ja) * | 2005-10-20 | 2007-05-10 | Kawasaki Microelectronics Kk | メモリシステムおよび検索方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014531674A (ja) * | 2011-09-23 | 2014-11-27 | クアルコム,インコーポレイテッド | 高速な最小値および最大値検索命令 |
US9785434B2 (en) | 2011-09-23 | 2017-10-10 | Qualcomm Incorporated | Fast minimum and maximum searching instruction |
Also Published As
Publication number | Publication date |
---|---|
JP4896839B2 (ja) | 2012-03-14 |
US8001358B2 (en) | 2011-08-16 |
US20090063808A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI441021B (zh) | 使用多個較低連接埠數記憶體模擬單一記憶體之方法與裝置 | |
US9092215B2 (en) | Mapping between registers used by multiple instruction sets | |
US20080072011A1 (en) | SIMD type microprocessor | |
JP4349265B2 (ja) | プロセッサ | |
US9965275B2 (en) | Element size increasing instruction | |
JPH10187661A (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
JP3985797B2 (ja) | プロセッサ | |
JP4801605B2 (ja) | Simd型マイクロプロセッサ | |
US6715065B1 (en) | Micro program control method and apparatus thereof having branch instructions | |
US20180004515A1 (en) | Processor and control method of processor | |
JP3983482B2 (ja) | 高速ディスプレースメント付きpc相対分岐方式 | |
JP4896839B2 (ja) | マイクロプロセッサおよびデータ処理方法 | |
CN109298886A (zh) | Simd指令执行方法、装置及处理器 | |
JPH07239780A (ja) | 1クロック可変長命令実行処理型命令読み込み電子計 算機 | |
JPS62226231A (ja) | プロセツサ | |
JPH0461390B2 (ja) | ||
JP2020502669A (ja) | ベクトル生成命令 | |
JPH1153189A (ja) | 演算装置、演算方法及びコンピュータ読み取り可能な記録媒体 | |
JP2002215606A (ja) | データ処理装置 | |
JP2001216275A (ja) | 画像処理装置および画像処理方法 | |
JP3088956B2 (ja) | 演算装置 | |
JP2625510B2 (ja) | 計算機システム | |
JP3547316B2 (ja) | プロセッサ | |
JP2545594B2 (ja) | オペランドデータ先取り方式 | |
JP2006092158A (ja) | デジタル信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4896839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |