JP2000305780A - マイクロプロセッサ及びプログラム記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 データの集合から所定のデータと当該データ
の番号情報とを取得する処理の処理量削減と高速化を実
現するイクロプロセッサを提供する。 【解決手段】 マイクロプロセッサに、夫々演算手段と
記憶手段を備えて並列動作可能な第1及び第2の演算部
（１４１，１４２）を採用し、データの集合から最大値
のデータとそのデータのオフセットを取得する処理に特
化した複合命令（ｃｏｍ／ｍａｘ Ｒ１，Ｒ２）を命令
セットに有し、最大値であるか否かを暫定的に判定する
ための減算と、処理の信号に応ずるオフセットの更新演
算とを第1及び第2の演算部で並列処理させる。これによ
って、データの集合から所定のデータとそのオフセット
を取得する処理の処理量を削減でき、処理を高速化する
ことが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サ、さらに、コンピュータによって読み取り可能なプロ
グラムを格納したプログラム記録媒体に関し、例えば、
データの集合（データの配列）から最大値或いは最小値
のようなデータを検出するディジタル信号処理などに適
用して有効な技術に関するものである。

【０００２】

【従来の技術】音声符号化処理等のデジタル信号処理に
おいて、データの集合から最大値や最小値を求め、その
結果よりデータの選択を行う処理が頻繁に用いられてい
る。このようなデータ選択処理の具体的な例として、音
声符号化処理方式の一つであるＰＳＩ−ＣＥＬＰ（Pitc
h Synchronous Innovation-Code Excited Linear Predi
ction：ピッチ同期雑音励振源−コード励振線形予測符
号化）方式で行われるラグデータ予備選択処理がある。
このラグデータ予備選択処理では、１６個のラグと呼ば
れるデータの集合から大きい順に６つのデータを選択し
てするという処理が行われる。この処理によって音声符
号化のためのデータ圧縮が行なわれる。

【０００３】ここで、データの集合（データブロック）
から最大値データを選択する処理について本発明者が検
討した具体的例を挙げて説明する。

【０００４】例えばｎ個のデータの集合から最大値デー
タを検出する場合、先ず、当該集合の先頭アドレスがア
ドレスレジスタ（Ｒ５）に初期設定され、集合のデータ
数レジスタ（Ｒ６）に値“ｎ”、最大値レジスタ（Ｒ
２）には前記アドレスレジスタの値によって得られる集
合先頭データが内部転送によって設定され、さらに、集
合の先頭から現在処理中のデータまでのオフセット（デ
ータ番号）が設定されるオフセットレジスタ（Ｒ３）、
及び、最大値のデータに対応するオフセットが設定され
る最大値オフセットレジスタ（Ｒ４）に、初期値が設定
される。上記初期化処理に次いで、前記アドレスレジス
タ（Ｒ５）の値が指す配列先頭データをデータレジスタ
（Ｒ１）にロードし、この値と、前記最大値レジスタ
（Ｒ２）の値とを演算器で比較し、最大値レジスタ（Ｒ
２）の値がデータレジスタ（Ｒ１）の値よりも小さい場
合には、データレジスタ（Ｒ１）の値で最大値レジスタ
（Ｒ２）の内容を書き換え、そうでない場合には前記書
換えは行わない。これによって、最大値レジスタ（Ｒ
２）には集合の最大値データが格納されることになる。
さらに、前記演算器を用いて、オフセットレジスタ（Ｒ
３）をインクリメントし、前記データレジスタ（Ｒ１）
の値と最大値レジスタ（Ｒ２）の値との比較結果によ
り、最大値レジスタ（Ｒ２）の値がデータレジスタ（Ｒ
１）の値よりも小さい場合には、オフセットレジスタ
（Ｒ３）の値で最大値オフセットレジスタ（Ｒ４）の値
を書き換え、そうでない場合には前記書換えは行わな
い。これにより、最大値オフセットレジスタ（Ｒ４）に
は最大値レジスタのデータの番号であるオフセットが得
られることになる。そしてデータ数レジスタ（Ｒ６）を
−１デクリメントし、アドレスレジスタ（Ｒ５）の値を
インクリメントする。上記処理を、前記データ数レジス
タ（Ｒ６）が値“０”になるまで繰り返すことによっ
て、データの集合の中の最大値データとそのデータ番号
を最大値レジスタ（Ｒ２）と最大値オフセットレジスタ
（Ｒ４）に取得することができる。

【０００５】

【発明が解決しようとする課題】前記データブロックか
ら最大値を選択する処理では、最大値とその最大値に対
応するデータ番号が必要となる。最大値とその最大値に
対応するデータ番号を得るための上記処理は、通常のマ
イクロプロセッサが備えている比較演算命令等を直列的
に実行することによって実現できる。信号処理を高速に
実行するプロセッサであるデジタルシグナルプロセッサ
（ＤＳＰ）では２つのデータの大小を比較して大きい方
を選択する比較選択命令をサポートするものがある。そ
の比較選命令は最大値データの取得に利用することが可
能であるが、データ番号の最大値を検出するためには、
やはりそれとは別の減算命令や条件付きデータ転送命令
を用いなければならない。

【０００６】データブロックから最大値データを選択す
る処理では、最大値とその最大値に対応するデータ番号
が必要になり、マイクロプロセッサの比較演算命令を用
いようと、ＤＳＰの比較選択命令を用いようと、何れの
場合にも、それらを直列的に行う命令を時系列に実行す
ることに変わりない。

【０００７】データブロックのデータ数をｎ個とし、１
入力データ当たりの選択処理にかかる処理量をｐサイク
ルとすると、最大値選択処理の処理量Ｋ（１）は、 Ｋ（１）＝ｐ・ｎ となる。今、ｎは定数であるから、最大値選択処理の処
理量を削減するためには、１入力データ当たりの選択処
理にかかる処理量ｐを最小にする必要がある。

【０００８】ここで、上記の最大値選択処理を見直す
と、最大値データとデータ番号の更新は同じ条件を基準
に更新される。上記検討技術では、最大値データの検出
に用いられる比較選択命令と、データ番号の検出に使用
される演算命令とは、前記データレジスタ（Ｒ１）の値
と最大値レジスタ（Ｒ２）の値とを比較するための減算
処理が重複する場合がある。これを重複させない考慮を
払ったときは、さらに、前記減算とデータ番号のインク
リメント演算とに要する処理サイクル数を少なくするこ
との重要性が本発明者によって明らかにされた。

【０００９】本発明の目的は、データの集合から所定の
データと当該データの番号情報とを取得する処理の処理
量を削減でき、その処理を高速化することができるマイ
クロプロセッサを提供することにある。

【００１０】本発明の別の目的は、データの集合から所
定のデータと当該データの番号情報とを取得する処理を
コンピュータに高速にしかも処理負担を軽減して実行さ
せることができるプログラムを記録したプログラム記録
媒体を提供することにある。

【００１１】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１３】すなわち、マイクロプロセッサ（１００）
に、夫々演算手段と記憶手段を備えて並列動作可能な第
1及び第2の演算部（１４１，１４２）を採用し、データ
の集合から最大値又は最小値のような所定のデータとそ
のデータのオフセットを取得する処理に特化した複合命
令を命令セットに有し、最大値であるか否かを暫定的に
判定するための減算と、データのオフセットの更新演算
とを第1及び第2の演算部で並列処理させる。これによっ
て、データの集合から所定のデータとそのオフセットを
取得する処理の処理量を削減でき、処理を高速化するこ
とが可能になる。

【００１４】さらに詳しく説明する。マイクロプロセッ
サ（１００）は、命令アドレスを生成して命令をフェッ
チし、フェッチした命令を解読する命令制御部（１４
０）と、前記命令制御部から出力される制御信号に基づ
いて演算を行う演算部とを含む。前記演算部は、第１記
憶手段（Ｒ１、Ｒ２、Ｒ５、Ｒ６、Ｌ１）及び第１演算
手段（１０８）を有する第１演算部（１４１）と、第２
記憶手段（Ｒ３、Ｒ４）及び第２演算手段（１２０）を
有する第２演算部（１４２）とを有する。前記命令制御
部は、所定の複合命令（ｃｍｐ／ｍａｘ Ｒ１，Ｒ２）
に対して、前記第１演算部を用いた比較動作、第２演算
部を用い前記比較動作に並行するインクリメント動作、
前記比較動作結果に応じた前記第１及び第２記憶手段に
対する内部データ転送動作を制御する。前記比較動作
は、第１記憶手段が保持する第１記憶領域（Ｒ１）のデ
ータを第２記憶領域（Ｌ１）にラッチすると共に、第１
演算手段（１０８）を用いて、第１記憶領域（Ｒ１）の
データを前記第１記憶手段が保持する第３記憶領域（Ｒ
２）のデータと比較し、比較結果を前記命令制御部に与
える処理である。前記インクリメント動作は、前記第２
記憶手段が保持する第４記憶領域（Ｒ３）のデータを第
２演算手段（１２０）を用いてインクリメントする処理
である。前記内部転送動作は、前記比較結果が第１状態
であるとき、前記第２記憶領域（Ｌ１）が保持するデー
タを前記第３記憶領域（Ｒ２）に内部転送すると共に、
前記第４記憶領域（Ｒ３）が保持するデータを前記第２
記憶手段の第５記憶領域（Ｒ４）に内部転送し、前記比
較結果が第２状態のときは前記第３記憶領域及び第５記
憶領域への内部転送を省略する処理である。

【００１５】前記複合命令は、前記比較動作に先立っ
て、前記命令制御部に、前記第１記憶手段の第６記憶領
域（Ｒ５）が保持する値をアドレスとして取得すること
ができるデータを、前記第１記憶領域（Ｒ１）に転送
し、転送後に、前記第６記憶領域の値を次の値に更新す
るデータセット動作を、さらに含むことができる。

【００１６】前記複合命令がデータの集合から最大値の
データを検出する処理を指定するものであるとき、前記
第１状態は前記第１記憶領域（Ｒ１）のデータが前記第
３記憶領域（Ｒ２）のデータよりも大きい状態であり、
前記第３記憶領域（Ｒ２）には最大値が格納され、前記
第５記憶領域（Ｒ４）にはその最大値データのオフセッ
ト値が格納される。一方、前記複合命令がデータの集合
から最小値のデータを検出する処理を指定するものであ
るとき、前記第１状態は前記第１記憶領域（Ｒ１）のデ
ータが前記第３記憶領域（Ｒ２）のデータよりも小さい
状態であり、前記第３記憶領域（Ｒ２）に最小値が格納
され、前記第５記憶領域（Ｒ４）にはその最小値データ
のオフセット値が格納される。

【００１７】前記マイクロプロセッサを用いたコンピュ
ータ（１５０）が実行するプログラムは、コンピュータ
によって読み取り可能なコンピュータ言語によって記述
されている。そのプログラムは、磁気ディスク、ＭＯ
（マグネトー・オプチカル・ディスク）、ＣＤ−ＲＯＭ
（コンパクト・ディスク−ＲＯＭ）、フロッピーディス
ク、不揮発性半導体メモリ等の記録媒体（１５１）に記
録されて提供される。前記プログラムは、前述の通り、
第１演算部（１４１）を用いた比較動作と第２演算部
（１４２）を用いたインクリメント動作を並行に行い、
前記比較動作結果に応じて前記第１及び第２記憶手段に
対する内部データ転送動作を制御するところの複合命令
の記述を有する。

【００１８】このプログラムにより、データの集合から
所定のデータと当該データの番号情報とを取得する処理
をコンピュータに高速にしかも処理負担を軽減して実行
させることができる。

【００１９】前記プログラムには、前記比較動作に先立
って、前記第１記憶手段の第６記憶領域（Ｒ５）が保持
する値をアドレスとして取得することができるデータ
を、前記第１記憶領域（Ｒ１）に転送し、転送後に、前
記第６記憶領域の値を次の値に更新するデータセット動
作を、更に実行させる記述を含むことができる。

【００２０】前記プログラムには、前記内部転送動作の
後に前記データセット動作に帰還する処理を所定回数だ
け繰返し実行させる記述を更に含むことができる。

【００２１】また、前記プログラムには、前記データセ
ット動作の前に、前記第６記憶領域（Ｒ５）に対する初
期設定する処理と、前記第６記憶領域（Ｒ５）に初期設
定された値をアドレスとして取得することができるデー
タを前記第３記憶領域（Ｒ２）に初期設定する処理と、
前記第４及び第５記憶領域（Ｒ３、Ｒ４）を初期設定す
る処理とを更に実行させる記述を含むことができる。

【００２２】

【発明の実施の形態】図１には本発明の一例に係るマイ
クロプロセッサ１００が示される。このマイクロプロセ
ッサは、特に制限されないが、公知の半導体集積回路製
造技術によって単結晶シリコンのような１個の半導体基
板に形成されている。

【００２３】マイクロプロセッサ１００は、命令制御部
１４０と、第１演算部１４１及び第２演算部１４２から
成るＣＰＵ（中央処理装置）を有する。ＣＰＵはアドレ
スバス１０４及びデータバス１０３に接続され、データ
メモリ１０２、プログラムメモリ１０１、及びその他の
周辺デバイス１３０をアクセスし、また、外部バスイン
タフェース回路１３１を介してマイクロプロセッサ１０
０の外部に設けられた図示を省略する外部周辺デバイス
をアクセス可能にされる。

【００２４】前記命令制御部１４０は、命令フェッチデ
コード回路１０７で演算した命令アドレスをプログラム
カウンタ１０５に与え、プログラムカウンタ１０５の命
令アドレスによってプログラムメモリ１０１から読み出
された命令を、前記命令フェッチデコード回路１０７で
デコードし、そのデコード結果に従って制御回路１０６
が前記第１及び第２演算部１４１，１４２に対する制御
信号を発生する。

【００２５】前記第１演算部１４１は、記憶手段とし
て、ワークエリアとして利用される汎用レジスタ１０９
及びデータラッチ（Ｌ１）１２３を有し、演算手段とし
て算術論理演算器１０８を有する。汎用レジスタ１０９
はデータレジスタ及びアドレスレジスタとして用いら
れ、代表的にレジスタＲ１，Ｒ２，Ｒ５，Ｒ６が図示さ
れている。オペランドフェッチでは、例えば汎用レジス
タ１０９の一つに割当てられたアドレスレジスタの値に
よってデータメモリ１０２がアクセスされ、データメモ
リ１０２から読み出されたオペランドがデータバス１０
３を介して汎用レジスタ１０９中の所定のレジスタにロ
ードされてる。汎用レジスタ１０９中でデータレジスタ
に割当てられるレジスタは、オペランドソース又はオペ
ランドディスティネーションのレジスタとして用いられ
る。

【００２６】１１４はデータバス１０３又はセレクタ１
２２の出力を選択して汎用レジスタ１０９中のレジスタ
に接続する入力セレクタである。１１５は汎用レジスタ
１０９中のレジスタの出力をアドレスバス１０４、算術
論理演算器１０８の入力、又はデータラッチ（Ｌ１）１
２３の入力に選択的に接続する出力セレクタである。セ
レクタ１２２はデータラッチ１２３の出力又は算術論理
演算器１０８の出力を選択して出力する。

【００２７】１１０はＣＰＵの内部状態が設定されるス
テータスレジスタである。ステータスレジスタ１１０
は、セレクタ１１６を介してデータバス１０３から又は
算術論理演算１０８から所定のステータス情報がロード
される。特に、ステータスレジスタ１１０の所定ビット
ＳＴｉは算術論理演算器１０８による減算結果の符号デ
ータφｉがセットされる。この符号データφｉは制御回
路１０６に与えられる。

【００２８】制御信号φｂ、φｇ、φｈ、φｆはセレク
タ１１５，１１４，１２２，１１６の選択制御信号であ
る。φｃは算術論理演算器１０８の演算制御信号であ
る。

【００２９】前記第２演算部１４２は記憶手段としてレ
ジスタ（Ｒ３）１１８，レジスタ（Ｒ４）１４２を有
し、演算手段として加算器１２０を有する。セレクタ１
２４はデータバス１０３又は加算器１２０の出力を選択
してレジスタ１１８に与える。加算器１２０はレジスタ
１１８の出力に“１”を加算する＋１インクリメンタと
して機能され、入力ゲート１２１を介してその計数値を
選択的に前記レジスタ１４２にロードすることができ
る。レジスタ１４２，１１８の出力は共にデータバス１
０３に出力可能にされる。

【００３０】制御信号φｊはセレクタ１２４の選択信
号、φｄは加算器１２０の演算制御信号、φｅは入力ゲ
ート１２１の制御信号である。

【００３１】前記マイクロプロセッサ１００を用いて前
記ＰＳＩ−ＣＥＬＰ方式で行われるラグデータ予備選択
処理のような、データの集合から最大値を選択する処理
を行う場合について説明する。

【００３２】先ず、最大値選択処理の概要を説明する。
図２の３０１、３０２，３０３は夫々最大値を選択すべ
きデータの集合（データブロック）である。ここでは、
データブロックのデータは全て正数であり、また、個々
のデータブロックに含まれるデータの数を例えば“５”
とする。個々のデータブロックから最大値のデータを選
択するには、まず、０番目と１番目のデータblock_data
[0]とblock_data[1]とを比較し、大きい方のデータを暫
定の最大値として選択し保存する。この場合、０番目の
データである“１０”が暫定最大値として保存される。
次に、この暫定最大値と２番目のデータblock_data[2]
とを比較し、また、大きい方のデータが暫定最大値とし
て保存される。同様の処理を全てのデータブロックのデ
ータに対して実行した結果、暫定最大値として保存され
たデータが最終的にデータブロックの最大値となる。デ
ータブロック３０１では４番目のデータ“１５”が最大
値となる。

【００３３】次に、一つのデータブロックから上位ｎ個
（ただし、ｎは２以上の整数）の最大値を選択する処理
を説明する。その処理手順の一例が図３に示されてい
る。先ず、データブロック３０１に対して最大値選択処
理を行う（３０４）。そして、データブロックに対して
前記最大値選択処理（３０４）で選択された最大値のデ
ータblock_data[4]を“０”と置いて、データブロック
３０２を得る。このデータブロック３０２に対して同様
に最大値選択処理行う（３０６）。同様に、そのデータ
ブロック３０２に対して前記最大値選択処理（３０６）
で選択された最大値のデータblock_data[3]を“０”と
置いて、データブロック３０３を得る。最後に、このデ
ータブロック３０３に対して同様に最大値選択処理行い
（３０８）、結果として、データブロック３０１におい
て上位３個の最大値データblock_data[4]、block_data
[3]、block_data[0]を選択することができる。

【００３４】図４には前記最大値選択処理を汎用のプロ
グラム言語であるＣ言語で記述したプログラムの例が示
される。この最大値選択処理プログラムの入力は、図２
のデータブロック３０１のデータであり、出力は、最大
値のデータと、その最大値のデータがデータブロック中
の何番目のデータであるかを表すデータ番号と、の２つ
である。データブロックから上位ｎ個の最大値データを
選択する処理では、図４の選択処理をサブルーチンとし
て使用すればよい。まず、図４の最大値選択処理を説明
する。

【００３５】図４のプログラムでは、上記の２つの出力
を得るために、記述１１０１では６つの変数が用いられ
る。具体的には、メモリからロードしたデータブロック
のデータを格納する変数ｄａｔａと、データ番号を示す
変数ｎｕｍと、暫定最大値を格納する変数ｍａｘｄａｔ
ａと、暫定最大値のデータ番号を格納する変数ｍａｘｎ
ｕｍ、処理回数を示すｃｏｕｎｔｅｒ、データブロック
の先頭メモリアドレスｄａｔａ＿ｐｒｔである。記述１
１０３〜１１０６では変数の初期化処理が行なわれる。
ここでは、ｍａｘｎｕｍとｎｕｍは“０”で初期化し、
ｍａｘｄａｔａはデータ番号０のデータblock_data[0]
で初期化し、ｄａｔａ＿ｐｒｔをblock_data[0]のアド
レスで初期化する。

【００３６】記述１１０７ではカウンタｃｏｕｎｔｅｒ
を“０”で初期化し、以下の選択処理のループ毎にカウ
ンタｃｏｕｎｔｅｒを＋１インクリメントし、ｃｏｕｎ
ｔｅｒ＜５の間、選択処理を繰り返す。

【００３７】記述１１０８〜１１１２で示される選択処
理において、記述１１０８では、変数ｄａｔａにデータ
ブロックをロードする。次に、記述１１０９において、
暫定最大値を格納しているｍａｘｄａｔａと入力データ
であるｄａｔａとで値の大小を比較する。記述１１０９
において、入力データが暫定最大値よりも大きい場合
は、記述１１１０と１１１１の処理が実行される。記述
１１１０の処理は、暫定最大値をｄａｔａの値に更新す
る処理である。また、記述１１１１は暫定最大値のデー
タ番号をデータ番号ｎｕｍに更新する処理である。つま
り、ｍａｘｎｕｍとｍａｘｄａｔａの更新は同じタイミ
ングで実行される。そして、記述１１１２において、デ
ータ番号ｎｕｍを、毎回インクリメントする。つまり、
選択処理をデータブロックの数に等しい回数だけ繰り返
して実行した後に、ｍａｘｄａｔａとｍａｘｎｕｍに選
られる最終的な値が、最大値とその最大値に対応したデ
ータ番号になる。

【００３８】図５は図４のＣ言語記述をアセンブラ言語
で示したものである。図５に示されるレジスタ名Ｒ１〜
Ｒ５は図１に示されるレジスタ名Ｒ１〜Ｒ５に一致され
ている。また、１個のデータブロックのデータ数を例え
ば“５”と仮定している。レジスタＲ１はデータブロッ
クのデータを格納し、Ｒ２はそのデータの最大値を暫定
的にそして最終的に格納し、Ｒ３はデータ番号（データ
ブロックの先頭からのオフセット）を格納し、Ｒ４は最
大値のデータ番号を格納し、Ｒ５はデータブロックのデ
ータアクセスのためのアドレスレジスタ、Ｒ６は最大値
選択の処理回数を管理するカウンタレジスタである。

【００３９】初期化処理では、処理対象とされるデータ
ブロックの先頭アドレスを示すイミディエイトデータ＃
＿ｂｌｏｃｋ＿ｄａｔａがレジスタＲ５にロードされる
（Ｌ１）。ロードされたレジスタＲ５の値をアドレスと
するデータがデータメモリからレジスタＲ２にロードさ
れる（Ｌ２）。そして、レジスタＲ３，Ｒ４が“０”
に、レジスタＲ６が“５”に初期化される（Ｌ３〜Ｌ
５）。

【００４０】選択処理の先頭では、レジスタＲ５の値を
アドレスとするデータがデータメモリからレジスタＲ２
にロードされる（Ｌ７）。そして、レジスタＲ１の値か
らＲ２の値を減算する。減算結果が正ならば“１（ｔｒ
ｕｅ）”、負ならば“０（ｆａｕｌｔ）”を得る（Ｌ
８）。その結果が“１”ならばＲ１＞Ｒ２であるから、
レジスタＲ１のデータでＲ２の暫定最大値を更新し（Ｌ
１０）、レジスタＲ３のレジスタ番号でＲ４の暫定最大
値レジスタ番号ｗ更新する（Ｌ１１）。減算の結果が
“０”であるなら、ラベルＪＵＮＰ（Ｌ１２）に分岐し
て、Ｌ１０，Ｌ１１の処理をスキップする。その後、レ
ジスタＲ３のレジスタ番号を＋１インクリメントし（Ｌ
１３）、カウンタレジスタＲ６の値を−１デクリメント
し、その結果が“０”ならば“１（ｔｒｕｅ）”、
“０”以外ならば“０（ｆａｕｌｔ）”を得る（Ｌ
８）。その結果が“０（ｆａｕｌｔ）”であれば、ラベ
ルＬＯＯＰ＿ＳＴＡＲＴ（Ｌ６）に帰還し（Ｌ１５）、
“１（ｔｒｕｅ）”になるまで選択処理を繰り返す。

【００４１】図１のマイクロプロセッサ１００は、図５
の選択処理におけるＬ７からＬ１３までの処理を指定す
る複合命令“ｃｏｍ／ｍａｘ Ｒ１，Ｒ２”を命令セッ
トに含んでいる。したがって、マイクロプロセッサ１０
は、前記複合命令“ｃｏｍ／ｍａｘ Ｒ１，Ｒ２”をフ
ェッチしてデコードすると、図５のＬ７〜Ｌ１３に示さ
れるデータ転送インクリメント命令（ｍｏｖ．ｗ）、比
較命令（ｃｍ／ＧＴ）、条件付きジャンプ命令（ｂ
ｆ）、データ転送命令（ｍｏｖ）の各処理を、第１及び
第２演算部１４１，１４２等を用いて実行する。特にマ
イクロプロセッサ１００は２個の演算部１４１，１４２
を有しているから、図５の比較処理（Ｌ８）を算術論理
演算器ｆで行っているとき、これに並行して加算器で図
５のインクリメント動作（Ｌ１３）を行う。並列動作可
能な演算器を複数持たない場合には、前記比較動作とイ
ンクリメント動作を直列的に行わなければならず、演算
処理時間が増大してしまう。

【００４２】図６には複合命令“ｃｏｍ／ｍａｘ Ｒ
１，Ｒ２”をマイクロプロセッサ１００で実行する時の
データ処理フローが示される。

【００４３】複合命令“ｃｏｍ／ｍａｘ Ｒ１，Ｒ２”
を実行するとき、前記レジスタＲ１，Ｒ２は汎用レジス
タファイル１０９で指定されたソースオペランドレジス
タとして利用され、レジスタＲ２は算術論理演算器１０
８の出力を格納するデスティネーションオペランドレジ
スタとしても利用される。先ず、命令フェッチデコード
回路１０７は、ｃｍｐ/ｍａｘ命令をデコードし（Ｓ
１）、デコード結果を受けた制御回路１０６は、制御信
号φｂでセレクタ１１５を制御してレジスタＲ１，Ｒ２
のデータを算術論理演算器１０８に供給する（Ｓ２
Ａ）。算術論理演算器１０８はレジスタＲ１の値からレ
ジスタＲ２の値を減算し、その演算結果の符号データφ
ｉをセレクタ１１６、ステータスレジスタ１１０を介し
て制御回路１０６に供給する。このとき、レジスタＲ１
のデータはデータラッチＬ１にもラッチされる（Ｓ３
Ａ）。

【００４４】一方、これに並行して第２演算部１４２で
は、制御回路１０６がレジスタＲ３の値を加算器１２０
に供給する（Ｓ２Ｂ）。加算器１２０は、レジスタＲ３
の値に“１”を加算する。加算結果はセレクタ１２４を
介してレジスタＲ３に戻される（Ｓ３Ｂ）。

【００４５】制御回路１０６は、記符号データφｉが
“０”のとき（減算結果が正）、すなわち、レジスタＲ
１のデータ（今回のデータ）がレジスタＲ２のデータ
（暫定最大値データ）よりも大きいとき、制御信号φｈ
でセレクタ１２２にデータラッチＬ１の出力を選択さ
せ、制御信号φｇでセレクタ１１４にレジスタＲ２を選
択させて当該データラッチＬ１のデータ（Ｒ１のデー
タ）をレジスタＲ２にロードさせる。（Ｓ４Ａ）。一
方、これに並行して制御部１０６は、制御信号φｅで入
力ゲート１２１をオン動作させ、前記ステップＳ３Ｂに
おける加算器１２０の出力をレジスタＲ４に内部転送す
る。これによって、レジスタＲ４の今までの暫定最大値
データのデータ番号は、レジスタＲ２のデータのデータ
番号に更新される（Ｓ４Ｂ）。

【００４６】前記符号データφｉが“１”のとき（減算
結果が負）は、レジスタＲ１のデータがレジスタＲ２の
データよりも小さい状態を意味する。このときは、セレ
クタ１２２は何れの入力も選択せず（Ｓ４Ａ）、レジス
タＲ２の暫定最大値データををそのまま維持する。ま
た、第２演算部１４２では入力ゲート１２１をオフ状態
に維持し、レジスタＲ４の値を更新しない（Ｓ４Ｂ）。

【００４７】図７には図１のマイクロプロセッサ１００
を用いて図２のデータブロック３０１に対して上位から
３個の最大値データを検索する処理の過程が示される。
その処理を実現するプログラムはマイクロプロセッサ１
００のプログラムメモリ１０１に格納されている。この
プログラムは、図５において複合命令“ｃｏｍ／ｍａｘ
Ｒ１，Ｒ２”を用いた記述とされている。

【００４８】図７の“初期化”のタイミングでは、レジ
スタＲ２、Ｒ３，Ｒ４のデータが初期化される。ここ
で、初期化は、０番目のデータが暫定最大値となるよう
される。具体的には、レジスタＲ２にはデータブロック
の０番目のデータを設定し、最大値のデータ番号を格納
する専用レジスタＲ３には“０”が設定される。ｃｍｐ
／ ｍａｘ命令は、専用レジスタＲ３のデータを毎回イ
ンクリメントするため、専用レジスタＲ３には「−１」
を設定する。

【００４９】次に、“Ｔ１”のタイミングでは、データ
メモリ１０２から０番目のデータである「１０」が汎用
レジスタＲ１に転送され、その後に、複合命令“ｃｍｐ
/ｍａｘ Ｒ１，Ｒ２”が実行される。算術論理演算器
１０８は汎用レジスタＲ１のデータ“１０”から汎用レ
ジスタＲ２のデータ“１０”を減算する。減算結果は正
であるので、符号データφｉとして“０”を出力する。
この減算命令に並行して、加算器１２０は、レジスタＲ
３のデータ“-１”に１を加算し、演算結果として
“０”を出力する。この演算結果は、再び専用レジスタ
Ｒ３に格納される。次に、符号データφｉが“０”であ
るため、算術論理演算器１０８は演算結果として、汎用
レジスタＲ１のデータである“１０”を出力する。出力
された演算結果は、汎用レジスタＲ２に格納される。ま
た、加算器１２０の出力結果である“０”もＲ４に格納
され、最初の入力データに対する選択処理が終了され
る。

【００５０】“Ｔ２”のタイミングでは、１番目の入力
データである“２”をデータメモリ１０２から汎用レジ
スタＲ１に転送し、複合命令ｃｍｐ/ｍａｘ Ｒ１，Ｒ
２を実行する。算術論理演算器１０８は汎用レジスタＲ
１のデータ“２”から汎用レジスタＲ２のデータ“１
０”を減算し、減算結果の符号データφｉである“１”
（減算結果が負）を出力する。この減算命令に並行し
て、加算器１２０は、レジスタＲ３のデータ“０”に１
を加算し、演算結果として“１”を出力する。この演算
結果は、再び専用レジスタＲ３に格納される。次に、符
号データφｉが“１”であるため、汎用レジスタＲ２の
データはそのまま“１０”を維持する。また、符号デー
タφｉが“１”であるため、レジスタＲ４のデータは更
新されず、第２番目の入力データに対する選択処理が終
了する。

【００５１】以下、同様の動作を全ての入力データに対
して実行した結果が、図４の“Ｔ５”のタイミングで示
される状態である。したがって、汎用レジスタＲ２に格
納されているデータである“１５”が最大値となり、専
用レジスタＲ４に格納されているデータである“４”が
最大値に対応するデータ番号となる。このデータ番号は
最大値がデータメモリ１０２上に格納されているアドレ
スのインデックス値を表すことになる。

【００５２】以上により、マイクロプロセッサ１００が
第１演算部１４１と共に第２演算部１４２を有すること
により、最大値の選択と、データ番号の更新を並行に行
うことができ、ＰＳＩ−ＣＥＬＰ方式で行なわれるラグ
データ予備選択処理のような処理を高速化することがで
きる。特に、図５に例示される内容の複合命令“ｃｍｐ
・ｍａｘ Ｒ１，Ｒ２”を用いることにより、選択処理
の実行ステップ数を極力少なくできる。そのためのハー
ドウェアである第２演算部１４２はレジスタと加算器を
含めばよいので、第２の演算部を新たに付加する場合に
も回路規模の増大は最小限で済む。

【００５３】上記プログラムは、例えば、図１に例示さ
れているように、マイクロプロセッサ１００のプログラ
ムメモリ１０１に格納されている。このプログラムは、
コンピュータによって読み取り可能なコンピュータ言語
によって記述され、磁気ディスク、ＭＯ（マグネトー・
オプチカル・ディスク）、ＣＤ−ＲＯＭ（コンパクト・
ディスク−ＲＯＭ）、フロッピーディスク、不揮発性半
導体メモリ等の記録媒体に記録されて提供される。例え
ば、プログラムメモリ１０１が電気的に書き換え可能な
不揮発性半導体メモリによって構成されている場合、マ
イクロコンピュータ１００はＥＰＲＯＭライタの様な書
き込み装置としてのコンピュータに接続され、前記記録
媒体から書き込み装置にロードされたプログラムがプロ
グラムメモリ１０１に書き込まれる。上記プログラムが
格納されたプログラムメモリそれ自体を記録媒体として
把握してもよい。

【００５４】また、図８に例示されるように、パーソナ
ルコンピュータやワークステーションなどのコンピュー
タ１５０を想定すると、そのコンピュータ１５０は、例
えば、マイクロプロセッサやＲＡＭ等を実装したプロセ
ッサボードと、プロセッサボードに接続される周辺イン
タフェースボードなどを有する。周辺インタフェースボ
ードは、フロッピーディスクドライブインタフェース回
路やＩＤＥインタフェース回路などを有する。前記プロ
グラムは、フロッピーディスクのような記録媒体１５１
からインタフェースボードを介して、コンピュータ１５
０に内蔵されているＲＡＭにロードされ、当該ＲＡＭに
ロードされたプログラムをマイクロプロセッサ１００が
実行して処理を行う。この場合、マイクロプロセッサ１
００がプログラムメモリを内蔵する場合、例えばそのプ
ログラムメモリにはマイクロプロセッサ１００のオペレ
ーティングシステムが格納され、前記記録媒体１５１を
介して提供されるプログラムはアプリケーションプログ
ラムとされる。

【００５５】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。

【００５６】例えば、検出すべきデータは最小値、或い
はその他の特定値であってもよい。また、マイクロプロ
セッサは汎用マイクロプロセッサに限定されず、機器組
み込み用途のデータプロセッサのようなマイクロプロセ
ッサであってもよい。また、前記第１及び第２演算部１
４１，１４２はＣＰＵの演算部に限定されず、ＤＳＰの
演算部であっても、或いはＤＳＰ及びＣＵＰの双方の機
能を有するマイクロプロセッサの演算部であってもよ
い。また、演算部の回路構成は図１に限定されない。第
１及び第２演算部の演算器は算術論理演算器及び加算器
に限定されない。双方共に算術論理演算器や、算術論理
演算器であってもよい。また、第２演算部はデータ集合
から所定データを検出する処理に専用の回路であって
も、また、汎用の回路であっても、何れでもよい。ま
た、図４のｃｏｕｎｔｅｒに対する処理はインクリメン
トであってもディクリメントであっても何れでもよい。

【００５７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００５８】すなわち、マイクロプロセッサに、夫々演
算手段と記憶手段を備えて並列動作可能な第1及び第2の
演算部を採用し、データの集合から最大値又は最小値の
ような所定のデータとそのデータのオフセットを取得す
る処理に特化した複合命令を命令セットに有し、最大値
であるか否かを暫定的に判定するための減算と、処理の
信号に応ずるオフセットの更新演算とを第1及び第2の演
算部で並列処理させるから、データの集合から所定のデ
ータとそのオフセットを取得する処理の処理量を削減で
き、処理を高速化することが可能になる。

【００５９】第１演算部を用いた比較動作と第２演算部
を用いたインクリメント動作を並行に行い、前記比較動
作結果に応じて前記第１及び第２記憶手段に対する内部
データ転送動作を制御するところの複合命令の記述を有
するプログラムによれば、データの集合から所定のデー
タと当該データの番号情報とを取得する処理をコンピュ
ータに高速にしかも処理負担を軽減して実行させること
ができる。

【図面の簡単な説明】

【図１】本発明の一例に係るマイクロプロセッサのブロ
ック図である。

【図２】データブロックの一例を示す説明図である。

【図３】データの集合から上位ｎ個の最大値を選択する
最大値選択処理の一例を示すフローチャートである。

【図４】最大値選択処理を汎用のプログラム言語である
Ｃ言語で記述したプログラム記述の例を示す説明図であ
る。

【図５】図４のＣ言語記述をアセンブラ言語を用いて記
述した一例説明図である。

【図６】複合命令ｃｏｍ／ｍａｘ Ｒ１，Ｒ２をマイク
ロプロセッサで実行する時のデータ処理フローの一例を
示す説明図である。

【図７】図１のマイクロプロセッサを用いて図２のデー
タブロックに対して上位から３個の最大値データを検索
する処理の処理過程をレジスタ値などに着目して示した
説明図である。

【図８】記録媒体からアプリケーションプログラムを得
るコンピュータの一例を示す説明図である。

【符号の説明】 １００ マイクロプロセッサ １０１ プログラムメモリ １０２ データメモリ １４０ 命令制御部 １４１ 第１演算部 １０９ 汎用レジスタ（Ｒ１、Ｒ２，Ｒ５，Ｒ６） １２３ データラッチ（Ｌ１） １０８ 算術論理演算器 １４２ 第２演算部 １１８ レジスタ（Ｒ３） １１９ レジスタ（Ｒ４） １２０ 加算器 φｉ 符号データ １５０ コンピュータ １５１ 記録媒体 ３０１，３０２，３０３ データブロック

Claims (8)

【特許請求の範囲】
1. 【請求項１】 命令アドレスを生成して命令をフェッチ
   し、フェッチした命令を解読する命令制御部と、前記命
   令制御部から出力される制御信号に基づいて演算を行う
   演算部とを含み、 前記演算部は、第１記憶手段及び第１演算手段を有する
   第１演算部と、第２記憶手段及び第２演算手段を有する
   第２演算部とを有し、 前記命令制御部は、所定の複合命令に対して、前記第１
   演算部を用いた比較動作、第２演算部を用い前記比較動
   作に並行するインクリメント動作、前記比較動作結果に
   応じた前記第１及び第２記憶手段に対する内部データ転
   送動作を制御し、 前記比較動作は、第１記憶手段が保持する第１記憶領域
   のデータを第２記憶領域にラッチすると共に、前記第１
   演算手段を用いて、第１記憶領域のデータを前記第１記
   憶手段が保持する第３記憶領域のデータと比較し、比較
   結果を前記命令制御部に与える処理であり、 前記インクリメント動作は、前記第２記憶手段が保持す
   る第４記憶領域のデータを第２演算手段を用いてインク
   リメントする処理であり、 前記内部転送動作は、前記比較結果が第１状態であると
   き、前記第２記憶領域が保持するデータを前記第３記憶
   領域に内部転送すると共に、前記第４記憶領域が保持す
   るデータを前記第２記憶手段の第５記憶領域に内部転送
   し、前記比較結果が第２状態のときは前記第３記憶領域
   及び第５記憶領域への内部転送を省略する処理である、
   ことを特徴とするマイクロプロセッサ。
2. 【請求項２】 前記複合命令は、前記比較動作に先立っ
   て、前記命令制御部に、前記第１記憶手段の第６記憶領
   域が保持する値をアドレスとして取得することができる
   データを、前記第１記憶領域に転送し、転送後に、前記
   第６記憶領域の値を次の値に更新するデータセット動作
   を、さらに実行させるものであることを特徴とする請求
   項１記載のマイクロプロセッサ。
3. 【請求項３】 前記第１状態は前記第１記憶領域のデー
   タが前記第３記憶領域のデータよりも大きい状態であ
   り、前記複合命令はデータの集合から最大値のデータを
   検出する処理を指定するものであって、前記第３記憶領
   域に最大値を格納させ、前記第５記憶領域には前記デー
   タ集合の先頭から最大値データまでのオフセット値を格
   納させることを特徴とする請求項１又は２記載のマイク
   ロプロセッサ。
4. 【請求項４】 前記第１状態は前記第１記憶領域のデー
   タが前記第３記憶領域のデータよりも小さい状態であ
   り、前記複合命令はデータの集合から最小値のデータを
   検出する処理を指定するものであって、前記第３記憶領
   域に最小値を格納させ、前記第５記憶領域には前記デー
   タ集合の先頭から最小値データまでのオフセット値を格
   納させることを特徴とする請求項１又は２記載のマイク
   ロプロセッサ。
5. 【請求項５】 データの集合に含まれる所定のデータと
   前記データ集合の先頭から前記所定データまでのオフセ
   ット値とを取得する処理をコンピュータに実行させるた
   めのプログラムを格納したプログラム記録媒体であっ
   て、 前記コンピュータは、第１記憶手段及び第１演算手段を
   有する第１演算部と、第２記憶手段及び第２演算手段を
   有する第２演算部とを有し、 前記プログラムは、第１演算部を用いた比較動作と第２
   演算部を用いたインクリメント動作を並行に行い、前記
   比較動作結果に応じて前記第１及び第２記憶手段に対す
   る内部データ転送動作を制御する、複合命令の記述を有
   し、 前記比較動作は、第１記憶手段が保持する第１記憶領域
   のデータを第２記憶領域にラッチすると共に、前記第１
   演算手段を用いて、第１記憶領域のデータを前記第１記
   憶手段が保持する第３記憶領域のデータと比較する処理
   であり、 前記インクリメント動作は、前記第２記憶手段が保持す
   る第４記憶領域のデータを第２演算手段を用いてインク
   リメントする処理であり、 前記内部転送動作は、前記比較処理による比較結果が第
   １状態であるとき、前記第２記憶領域が保持するデータ
   を前記第３記憶領域に内部転送すると共に、前記第４記
   憶領域が保持するデータを前記第２記憶手段の第５記憶
   領域に内部転送し、前記比較処理による比較結果が第２
   状態のときは、前記第３記憶領域及び第５記憶領域への
   内部転送を省略する処理である、ことを特徴とするプロ
   グラム記録媒体。
6. 【請求項６】 前記プログラムは、前記比較動作に先立
   って、前記第１記憶手段の第６記憶領域が保持する値を
   アドレスとして取得することができるデータを、前記第
   １記憶領域に転送し、転送後に、前記第６記憶領域の値
   を次の値に更新するデータセット動作を、さらに実行さ
   せるものであることを特徴とする請求項５記載のプログ
   ラム記録媒体。
7. 【請求項７】 前記プログラムは、前記内部転送動作の
   後に前記データセット動作に帰還する処理を所定回数だ
   け繰返し実行させるものであることを特徴とする請求項
   ５又は６記載のプログラム記録媒体。
8. 【請求項８】 前記プログラムは、前記データセット動
   作の前に、前記第６記憶領域に対する初期設定する処理
   と、前記第６記憶領域に初期設定された値をアドレスと
   して取得することができるデータを前記第３記憶領域に
   初期設定する処理と、前記第４及び第５記憶領域を初期
   設定する処理とを、さらに実行させるものであることを
   特徴とする請求項７記載のプログラム記録媒体。